嵌入式软件和FPGA：为黄金时间做好准备的搭档

     如果 FPGA 容易编程，FPGA就应该成为嵌入式软件开发人员的天然硬件平台。然而，FPGA 一直主要用于硬件工程领域。
    
     目前，嵌入式软件开发人员依靠对自己开发的系统重新迅速编程的能力。嵌入式软件工程师需要处理产品错误，并对迅速变化的市场要求做出反应，这已使可重新编程的微处理器成为他们的天然硬件平台。重新编程能力很强的微处理器也可在成熟的工具链内工作，因为这些工具链使嵌入式软件工程师能自动而又高效率地把源代码映射到选定的微处理器体系结构上。
    
     这个模型很适用，直到微处理器不再能够提供应用系统所需要的数据处理功能为止。这时，一般有必要开发一种安装于微处理器旁边的硬件“助手”，它使用并行计算资源来加快关键的应用瓶颈的速度。一种提供硬件重新编程能力甚至可能提供片上微处理器的 FPGA 结构，理应是嵌入式软件开发人员在上述这些情况下的完美平台。
    
     糟糕的是，微处理器和 FPGA 之间的相似在这里起了坏作用。从嵌入式软件到微处理器存在一条通畅的路线，而通往 FPGA 的通畅路线直到最近才出现。多个选择都能使设计师从 RTL（寄存器传输级）到达 FPGA 结构，但从嵌入式软件到 RTL 的路线则涉及若干资源密集型的人工活动。需要加速的各种功能必须作为硬件模型用 C、SystemC 或 RTL 记录下来，然后，你需要定义和验证硬件加速器和主处理器之间的通信接口，这样才能在项目的后期避免硬件集成问题和软件集成问题。这种方法的复杂性令人望而生畏，足以阻止设计师在一些应用系统中使用 FPGA，而FPGA在这些应用系统中本来就是主处理器的天然硬件助手。
    
     要想提供一条从嵌入式软件到 RTL 的畅通路线，设计必须满足两个明显的要求。首先，硬件助手的基础体系结构必须是真正的协处理器，换句话说，必须是一个处于主处理器控制下的可编程体系结构。这项要求确保开发人员在需要时能把丰富的嵌入式软件语言移植到协处理器上，而且不必在他们选择的编程语言中采用任何新的编码风格。其次，必不可少的是，嵌入式软件开发环境的输出，也就是可执行代码，应把移植路线推向 RTL。这项要求确保了系统公司的投资在开发人员桌面环境中得到保护，并允许自动处理主处理器和协处理器之间的接口。
    
     既然有一种方法能满足上述要求，嵌入式软件开发人员终于可以把 FPGA 作为其产品的天然硬件平台。