应变硅技术

     半导体工业缩小芯片的主要动机是：增加每一片晶圆上的芯片数目，从而降低成本；缩短载流子扩散路径，从而提高芯片处理速度。但是，芯片小型化使工艺技术面临着新的问题:散热和量子隧道效应的处理。一个新的思路就是寻找新的电子元器件材料。完全抛弃硅处理工艺从商业运作上是不可想象的，因为它意味放弃成熟的工艺处理能力。另外，硅作为地壳中一种主要元素，它的矿物来源基本上是取之不尽用之不竭的。因此，基于硅材料的技术仍具有发展前景。应变硅技术由此诞生。
    
     应变硅是满足65nm以下工艺要求的一种高端硅基新材料。随着该项材料和技术在英特尔Dothan处理器以及AMD的Athlon 64等产品上的使用，这项新兴的技术正在逐步走向成熟。应变硅由在SiGe等原子距离较大的衬底上外延生长Si而成（图1）。其形成的基本原理是利用一种成本相对较低、可大规模应用的方法来加大硅原子间距，从而减小电子通行所受到的阻碍，也就相当于减小了电阻，因此发热量和能耗都会降低，运行速度则得以提升。这段扩张出来的空间就是电子流动的空间。
    
     该材料的制作原理之一是在锗硅上外延硅，由于硅原子在锗原子之间力的作用下发生了应变，扩张了原子间距，因而这种材料又称为“应变硅”。当硅晶格受到应力产生应变，可将传输载子之有效质量缩小，迁移率及饱和速度均增加。因此在同样组件尺寸下，若使用应变硅技术作为载子传输通道，因其电子与空穴的载子迁移率增加，可达到增加组件速度与驱动电流的目标。可以看到，应变硅的晶体矩阵与纯硅的相比，原子间距有了明显的扩张。在实验室环境下，测试结果显示电子在应变硅材料中的流动速度要比其在非应变硅中快70%。而制成芯片后其运行速度也要较非应变硅制成的芯片快35%。当然，这只是用于测试的专用芯片，而实际使用的芯片复杂程序要高的多，会有更多的因素来限制芯片的性能提升。
    
     形成应变的方式很多，可藉由制程工艺、材料上自然晶格常数的差异或是组件封装等等方式来达成。从作用面积大小可区分为局部应变与全面应变，其中施加的应力种类包含拉伸应变和压缩应变。一般来说，拉伸应力提高电子的迁移率，压缩应力提高空穴的迁移率。因此，拉伸应力用于NMOS器件，而压缩应力用于PMOS器件。应力的各种来源包括：器件顶部的氮化物层，附近浅沟隔离区的氧化物及硅化物和绝缘夹层。
    若只考虑前道的IC制造制程，应变方式主要可分为衬底应变与制程应变两类。
    
     衬底应变方式是由材料上自然晶格常数的差异来产生应变。当淀积一层薄的硅层于锗硅衬底上，硅层将被强迫在平行衬底平面的方向与锗硅衬底具有相同的晶格常数。因此，硅层的晶格常数大于原来值，在硅层内形成拉伸应变。而拉伸应变硅内的应力大小主要由硅层厚度或衬底锗含量所决定。
    
     不同于基板系统的全面应变，制程系统属于局部应变，即channel上不同的位置其应变大小不同，同时也与组件结构参数如channel长度与宽度有密切的关联性。
    
     总体来说，应变硅技术对硅进行了拉伸，从而加速了电子在芯片内的流动，不用进行小型化就可以提高性能和降低功耗。如果与绝缘硅技术一起使用，应变硅技术可以更大程度地提高性能并降低功耗。其未来挑战在于如何了解并优化各种不同来源应力之间的相互作用。