基于FPGA的光电抗干扰电路设计方案

基于FPGA的光电抗干扰电路设计方案

3 抗“蚊虫”干扰电路

　　当PULSE_OUT1有一个正跳变时，计数器开始计数，若计数器计满则计数器cout端将有一个正跳变，经反相后加在触发器D4的Q输入端。在PULSE_OUT1的下降沿到来时，触发器D4的输出端仍输出低电平信号，输出信号PULSE_OUT2为低，即若PULSE_OUT1的脉冲宽度不小于计数器计时宽度时，PULSE_OUT2端将输出低电平信号；若计数器未计满则cout 端将不会有上升沿，触发器D4的Q输入端为高，在PULSE_OUT1的下降沿使触发器D4的输出端为高时，输出信号PULSE_OUT2为高。在PULSE_OUT1上升沿到来时，触发器D6的输出端输出为高经反相器后将触发器D4和D6同时清零，等待下一信号的到来。

　　4 脉宽设定电路

　　为了保证弹丸穿过光幕产生的脉冲信号能够非常适合后续处理电路的需要，在设计中将弹丸穿过光幕产生的脉冲信号均变为脉宽为50μs的脉冲信号再输出给后续电路。

　　当PULSE_OUT2有一个正跳变时，触发器D7的输出端输出高电平，并启动计数器。当计数器计满时，计数器cout出现上升沿，触发器D8的输出端输出高电平，此高电平信号将计数器清零，同时经反相器反相后接到触发器D7和D8清零端，将触发器D7和D8清零。

　　整个电路的作用就是，当PULSE_IN上跳沿到来后，先经过抗冲击波电路，若信号脉宽大于10μs，则启动抗蚊虫干扰电路；若信号脉宽大于150μs，输出PULSE_OUT为低电平信号；若脉宽小于150μs，则经过脉宽设定电路变成宽度为50μs的信号输出。

　　通过分析可知应用FPGA器件所设计的抗干扰电路具有可灵活调节信号的脉宽修改方便、对输入信号的脉宽适应能力强可调节范围大、输出的脉冲宽度和幅值稳定准确的特点。

图3 抗蚊虫干扰电路

图4 抗蚊虫干扰电路仿真波形

图5 脉宽设定电路