如何用FPGA实现原型板原理图的验证

如何用FPGA实现原型板原理图的验证

硅片生成板网表的仿真

　　上述方法同样可以用来仿真设计用于测试最终硅片的电路板的网表。这种方法更适用于对这些板的验证，因为正常情况下制造出来的许多板其芯片的并行测试都是可以完成的。此外，通过某种途径配置FPGA引脚可以消除基于FPGA的板上的错误。下面继续以上文的例子说明如何将同一概念应用到硅片生成板上。

　　如图1所示，硅片等效于DUT。根据相同的流程创建一个Verilog网表，这个网表将DUT看作是板上的一个芯片和其它外围设备。这是在验证环境中必须使用的顶层文件。现在我们已经有了DUT的完整Verilog描述，因此只需要创建图4所示的Verilog wrapper，让引脚输出与电路板上的芯片相匹配。

　　综上所述，这个网表是可以利用以前使用的同一测试向量进行操作的。

　　本文小结

　　这种方法已经过测试，目前正用于原理图的验证。该方法为原理图验证增加了新的方案。原型/生成板的原理图的验证和错误检测可以在极易产生严重问题并影响设计周期的早期阶段进行。另外，验证无需额外的开销，因为这种方法基于的是业界常说的‘复用’原理，在本案例中复用的是测试向量和验证环境。

　　图4：Verilog wrapper让引脚输出与电路板上的芯片相匹配

　　参考文献：

　　Protel98 - Designers Handbook, Protel.

　　Thomas & Moorby's, The Verilog Hardware Description Language, Third Edition, Kluwer Academic Publishers.

　　Ellie Quigley, PERL by Example, Pentice Hall PTR.

　　John R. Levine et al, Lex & Yacc: O'Reilly & Associates, 2nd edition October 1992.

　　Brian W. Kernighan, Dennis M. Ritchie, The C Programming Language, Second Edition, Prentice Hall Of India Pvt Ltd.

　　OrCAD Capture 7.20 Design Tutorial, OrCAD.