Synopsys推出用于早期RTL探测的DC Explorer

2011年4月6日全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司日前宣布：其Galaxy?设计实现平台上又增加最新的工具DC Explorer，以显著加快高质量设计数据的开发速度。为了满足当前那些大规模集成的、拥有数百万实例的、“千兆级”的设计所面临的极具挑战性的进度要求，工程师们需要一种RTL探测解决方案，以确保他们能快速而高效地对不同的设计配置进行假设分析—甚至在设计数据完成之前就可进行 — 同时为实现流程创建一个更好的起始点。DC Explorer通过提供快出5倍的运行时间，以及与DC Ultra? RTL综合10%的时序和面积关联度来解决了这个挑战。它也容忍不完整的设计数据，因此在设计流程的很早期就能指导高质量的RTL和约束条件开发，从而确保了一个高度融合的设计流程。不久前，在加利福尼亚圣何塞举行的Synopsys 用户大会 (SNUG?)上，用户们已概况介绍了DC Explorer在提升生产效率所带来的各种新的好处。

 “在设计开发早期阶段的提升生产效率能够显著加速我们的IC实现流程。”意法半导体中央CAD和设计解决方案机构数字解决方案和先导项目组副经理Giancarlo Sada说：“我们在多个设计的不同开发阶段运行了DC Explorer，并见证了至少快出4倍的运行时间和与DC Ultra10%的关联度。这将使我们的设计师在流程的早期就能有效地评估各种不同的实现方案，调整设计数据，并创建一个高度融合和更快速的设计流程。”

在当前的庞大而复杂IC的早期RTL设计开发阶段，设计数据有多个来源，并且一致性和完整性程度各有不同。工程师们缺少一种快速而有效的方式来试探和完善数据、修复设计问题和为RTL综合创建一个更好的起始点，进而形成一个高度融合的实现流程。DC Explorer为设计师们提供了他们所需要的RTL探测功能，帮助他们在实现之前就能有效地识别潜在的设计问题和需改进之处。另外，当输入RTL、约束条件和现有的库模型不完整时，DC Explorer就会生成一个关于哪些需要完成和修复的综合报告，从而加速了设计创建过程。最后，DC Explorer与Design Compiler? RTL综合器语句兼容，这使得它非常容易使用，并能很容易地部署到现有的客户流程中。

 “Synopsys不断致力于帮助我们的客户提高其生产能力和为他们的千兆级系统级芯片器件缩短设计周期。”Synopsys高级副总裁和实现方案事业部总经理Antun Domic说：“DC Explorer为IC设计师们提供了另一个重要的产能提升工具，使他们能够在设计流程的很早期就能执行RTL探测，从而提升了设计数据的质量和显著加速了设计进程。”