S2C推出原型验证产品TAI Verification Module
S2C的董事长及首席技术官Mon-Ren Chene先生说：“从2003年起，我们就一直和客户紧密合作。我们注意到许多客户都想把他们PC端大量的测试数据传送给基于FPGA的原型或者将基于FPGA的原型测试结果传送回PC。此外，多数客户运用FPGA厂商的工具来进行验证调试，而且在最近，更多客户使用新的第三方工具。FPGA厂商工具的一大限制就是其一次只允许客户调试一次FPGA。这对于单一FPGA解决方案还是比较适宜的，但是对于多FPGA解决方案——比如我们于2011年4月发布的最新32.8M门的4 FPGA Quad S4 TAI LM 来说局限性则是非常大的。”我们带来的Verification Module技术能通过一条 x4 PCIe Gen 2通道使基于FPGA的原型和用户的验证环境达到双向快速的数据传送。TAI Verification Module也能允许用户同时查看多颗FPGA发来的信号。”
三种运行模式
S2C S4 TAI Verification Module提供了三种使用方式：Verification Mode（验证模式）、Debug Mode（调试模式）及Logic Mode（逻辑模式）。验证模式使用SCE-MI或定制的C-API通过一条 x4-lane PCIe Gen2通道实现海量数据和PC之间的传输。在调试模式中，S4 TAI Verification Module通过使用Altera SignalTap且同时保持用户的RTL名从而实现了多个FPGA的同步调试。在逻辑模式中，用户能原型化一个设计，其容量能达到3.6M门。 Verification Module中所有的调试和验证设置都在TAI Player Pro?中完成。
验证模式
验证模式利用TAI Verification Module的高速PCIe Gen2接口将大量验证数据在PC和TAI Logic Module之间进行双向快速地传输。该模式能将原型系统和仿真器直接连接进行同步仿真。用户能利用下图所示的S2C提供的定制C-API或者符合行业标准的SCE-MI接口：
PC
验证数据
C-API/SCE-MI(标准协同仿真建模接口) Pcle Gen2
TAI Verification Module
Transactors 执行端
TAI Logic Module
调试模式
调试模式则利用了用户现有的Altera SignalTap调试环境。TAI Verification Module从TAI Logic Module中的多个FPGA获取用户定义的信号通过JTAG接口与SignalTap连接。
如下图所示，TAI Verification Module直接插在了新的Quad S4 TAI Logic Module上：
最高能见度
Quad S4 Logic Module中每个FPGA的120信号都接到了Verification Module的FPGA中。用户能在Quad S4 Logic Module的每个FPGA中进行120 x N信号的路径选择。在最初的软件发布版本，N固定在4上，但是在今后的版本中这将由用户来定义。所有的用户必须在设计综合前在RTL级选择Probes并且将它们按照每个FPGA120个probe来进行分组。TAI Player Pro自动采用的多路复用技术将来自多个FPGA的调试信号发送至Verification Module的单个AlteraSignalTap，并保留RTL的名字。在使用Altera的SignalTap调试过程中的调试数据存储在Verification Module FPGA的存储器中只到预先设置的触发条满足。
逻辑模式
S4 TAI Verification Module能作为小规模的SoC或ASIC设计高达3.6M门容量的单个原型使用。S4 TAI Verification Module能配置在AlteraStratix IV 180或360 GX FPGA上，并且在4个 LM连接器上共有480个外部I/O，x4 PCIe Gen2接口和2对SMA接口的千兆比特收发器。
实用性
TAI Verification Module硬件现在已供使用。