静电放电保护时怎样维持USB信号完整性

静电放电保护时怎样维持USB信号完整性

图3、增加ESD9L5.0ST5G0.5pF电容ESD器件所测得的USB2.0高速信号眼图

       下一项测试采用的是6.0pF电容的ESD保护器件(安森美半导体ESD9C5.0ST5G)，见图4。由于电容增加，与没有增加电容的测试相比，可以从眼图观察到信号质量明显下降。主要的下降体现在上升时间和下降时间的增加。图4所示的眼图看上去可以接受，但也显示出保护器件占用了极大部分的电容预算。在大多数设计中，设计中的其它元器件可能会增加大量的电容，造成信号质量进一步下降。这6.0pF电容ESD保护器件将需要在最终系统设计中进行测试，以确保它仍然可以接受，并在增加其它元器件的情况下能够满足兼容性要求。

图4、ESD9C5.0ST5G6pF器件，其中箭头重点说明了采用较高电容器件时开始出现信号质量下降

       最后测试采用65pF电容ESD保护器件(安森美半导体ESD9X5.0ST5G)来进行，见图5。这眼图显示信号质量退化严重，上升和下降时间显示增加。信号迹线穿越USB2.0眼图模板，显示这保护器件不能用于USB2.0应用。

ESD9L5.0ST5G的超低电容(0.5pF)为USB2.0高速应用提供了最佳的半导体ESD保护器件设计选择

       上述眼图研究显示ESD9L5.0ST5G对逻辑电平的影响极低，并且不会使上升时间和下降时间出现失真。除了对数据信号传输没有干扰，这器件还拥有高于8kV的ESD额定电平，为设计人员提供极佳的ESD保护器件选择，不仅能够提供所需的ESD保护，同时还维持信号完整性。