CLK控制器为ADC时钟提供专用可编程预分频器解析方案-华强资讯-华强电子网

来源：元器件交易网 作者：—— 时间：2012-03-29 14:19

一 STM32 ADC 采样频率的确定

　　先看一些资料，确定一下STM32 ADC 的时钟：

　　(1)，由时钟控制器提供的ADCCLK 时钟和PCLK2(APB2 时钟)同步。CLK 控制器为ADC 时钟提供一个专用的可编程预分频器。

　　(2)一般情况下在程序中将 PCLK2 时钟设为与系统时钟相同

　　RCC_HCLKConfig(RCC_SYSCLK_Div1);

　　RCC_PCLK2Config(RCC_HCLK_Div1);

　　RCC_PCLK1Config(RCC_HCLK_Div2);

　　(3)在时钟配置寄存器(RCC_CFGR) 中有为ADC 时钟提供一个专用的可编程预分器

　　位15:14 ADCPRE：ADC预分频

　　由软件设置来确定ADC时钟频率

　　00：PCLK2 2分频后作为ADC时钟

　　01：PCLK2 4分频后作为ADC时钟

　　10：PCLK2 6分频后作为ADC时钟

　　11：PCLK2 8分频后作为ADC时钟

　　我们可对其进行设置例如：

　　RCC_ADCCLKConfig(RCC_PCLK2_Div4);

　　另外还有 ADC 时钟使能设置

　　RCC_APB2PeriphClockCmd(RCC_APB2Periph_ADC1 | RCC_APB2Periph_ADC2 |

　　RCC_APB2Periph_GPIOC, ENABLE);

　　(4)16.7 可编程的通道采样时间

　　ADC 使用若干个ADC_CLK 周期对输入电压采样，采样周期数目可以通过ADC_SMPR1 和ADC_SMPR2 寄存器中的SMP[2:0]位而更改。每个通道可以以不同的时间采样。

　　总转换时间如下计算：

　　TCONV = 采样时间+ 12.5 个周期

　　例如：

　　当ADCCLK=14MHz 和1.5 周期的采样时间

　　TCONV = 1.5 + 12.5 = 14 周期 = 1μs

　　SMPx[2:0]：选择通道x的采样时间

　　这些位用于独立地选择每个通道的采样时间。在采样周期中通道选择位必须保持不变。

　　000：1.5周期 100：41.5周期

　　001：7.5周期 101：55.5周期

　　010：13.5周期 110：71.5周期

　　011：28.5周期 111：239.5周期

CLK控制器为ADC时钟提供专用可编程预分频器解析方案