可编程逻辑器件接地的设计方案

可编程逻辑器件接地的设计方案

       信号接地处理和地线设计也是高速FPGA设计的一部分，设计一个好的接地系统非常重要。接地的方法可以归纳为3种，即单点接地、多点接地和复合式接地。接地的类型分为模拟地和数字地等。

(1)单点接地

       单点接地是指在电路设计时接点线路与单独一个参考点相连，这种严格接地设置的目的是为了防止来自两个不同子系统中电流与射频电流经过同样的返回路径，从而导致共阻抗耦合。单点接地还可分为串联单点接地和并联单点接地。

       当元件、电路及互连等都工作在1MHz或更低的频率范围内时采用单点接地技术是最好的，这意味着分布传输阻抗的影响最小。工作频率较高时，返回路径的电感会变得不可忽视；当频率更高时，电源层和互连走线的阻抗更显著。如果线路长度是信号1／4波长的奇数倍时，这些阻抗就变得非常大。只要在电流返回路径中存在阻抗，就会有电压降，随之就产生了不希望有的射频电流。这些走线和接地导体等效于环形天线，辐射能量的大小取决于环路的大小。

       使用单点接地技术的另一个问题是辐射耦合，除了射频辐射耦合外，也可能发生串扰，这取决于电流返回路径之间的物理间距大小。

       因此当系统工作频率大于1 MHz时，不适合采用单点接地技术。这种技术常用在模拟电路中，在数字系统中建议不要采用这种接地方式。

(2)多点接地

       高频设计时，为了减小接地阻抗，通常采用多点接地技术。多点接地之所以能减小射频电流返回路径的阻抗是因为存在众多的低阻抗路径并联，低平面阻抗主要是由于电源和接地平板的低电感特性或在机座参考点上附加低阻抗的接地连接。

       多点接地可以有效地减小噪声产生电路与0V参考点之间的电感尽管是多点按点，仍然有可能在两个接地引线这间产生接地环路 因此每个接地引线的长度越短越好，同时， 两个接地引线之间的物理距湾个要超过被接地的电路部分中的频率信号波1/120。

       采用多点接地技术容易出现的问题是谐振，谐振的产生取决于接地此线位置之间的距离和激劢信号的频谱，其原因是由于电源和接地平板之间存在寄生电容和寄生电感，以及接地机架和接地引线这间的电容及电感等。过多的PCB板过孔也会额外增加这些寄⒋电感和电容，因此为了右效地减小讴些寄生参数，建议尽可能她减少过孔的数量。

(3)复合接地

       复合接地实际上是单点接地利多点接地的混个，在设计中既仃低频率，义有南频tli逦常采用这种接地方案．

(4)模拟电路接地

       许多模拟曳路工作在低频状态下，对于这些灵敏的电路，单点接地是最好的接地方式。这种接地方式的目的是防止来自其他噪声元件的大接地电流争用用敏感的模拟地线，接地环路也必须避开所有的敏感低频模拟电路。

       模拟接地所要求的无噪声度依赖于模拟输入的灵级度，以信噪来衡量。输入信号的幅度越小，对械拟接地的要求也就越高。由于数字电路来自器件内部逻辑门的开关噪声而影响模拟器件，因此如果设计中存在数字电路和模拟电路，必须严格地执行单点接地，并尽可能地将这两部分隔离，设置各自独产的参考地。

(5)数字电路接地

       因为高频电流是由接地噪声电压和数字电路布线区域的压降产生的，所以在高速数字路中优先使用多点接地。接地环路通常不会出现数字问题，只要保证证接地点的实际距离小于信号频率波长1/20，避免造成射频噪声即可。