格罗方德公布7纳米制程信息 预计较14纳米提升40%效能

　　根据科技媒体《ZDNet》的报导，在日前的2017年国际电子元件会议(IDEM 2017)上，晶圆代工大厂格罗方德(GlobalFoundries)公布了有关其7纳米制程的详细资讯。与当今用于AMD处理器，IBM Power服务器芯片，以及其他产品的14纳米制程产品相比，7纳米制程在密度、性能与效率方面都有显著提升。另外，格罗方德还表示，7纳米制程将采用当前光刻技术。不过，该公司也计划尽快启用下一代EUV光刻技术以降低生产成本。

　　报导中指出，格罗方德最新一代的3D或FinFET电晶体，在7纳米制程下具有30纳米的鳍间距(导电通道之间的间距)、56纳米的栅极间距、以及40纳米的最小金属间距。此外，7纳米制程可生产的最小高密度SRAM单元尺寸为0.0269平方微米。以上公布的这些间距尺寸，相较14纳米制程来说已经有了大幅度的进步。对此，格罗方德方面表示，其调整了鳍片形状与轮廓以获取最佳性能。不过，格罗方德却拒绝提供有关该翅片宽度与高度的测量资料。

　　而根据格罗方德所公布的这些尺寸，不仅类似于台积电的7纳米制程，与英特尔宣称跟其他晶圆代工厂7纳米制程同等级的10纳米制程来说也大致相同。至于，另一家晶圆代工大厂三星，则将于2018年初在国际固态电路研讨会(ISSCC 2018)上公布其直接采用EUV技术的7纳米制程的详细资讯。

　　据了解，格罗方德将提供两款不同版本的7纳米制程。其中，用于移动处理器的高密度标准单元配有两个鳍片，高度仅为240纳米。换言之，即是该款芯片在SoC级别上较14纳米的芯片面积减少了0.36倍。另一款则被设计用于高性能服务器的芯片使用上(例如IBM Power)，不仅配有4个鳍片，以及较大的触点与导线，还能够以更高的效率执行。

　　总而言之，格罗方德方面预计7纳米制程能够达成2.8倍的电晶体密度提升，并提高40%的性能表现，亦或者是在同等性能条件下将功耗降低55%。另外在高性能版本上，还能够额外提供10%的性能提升。尽管这些资料令人印象深刻，不过这些资料均来自于7纳米制程与三星的14纳米制程的比较。

　　另外，格罗方德也宣布透过两个阶段将EUV光刻技术导入现有的制程中。第一阶段，该公司会将EUV应用于触体与通孔，藉此去除制造过程中至少10个光刻步骤，确保客户无需重新设计其芯片即可降低芯片制造成本;在第二阶段，该公司会达成EUV在几个关键过程中的应用，只是这种做法可能需要重新设计芯片。不过，最终却会获得额外的功率、性能与尺寸上的优势。

　　报导中进一步表示，格罗方德的7纳米制程将在2018年中期进行试生产，2019年在纽约马尔他工厂进行量产。对此，格罗方德表示，该公司有多种产品现在仍处于投入生产前的最后一个主要设计步骤，而且计划在2018年推出。另外，7纳米制程也是其格罗方德FX-7 ASIC产品的基础，目前许多格罗方德的许多客户正在使用FX-7 ASIC设计，封装有高频宽存储器的专用高性能芯片，来用于处理机器学习的工作上。

　　至于，对需求更低功耗应用的客户，格罗方德也推出了一套基于FD-SOI(在绝缘材料上采用全耗尽型绝缘上覆矽)的替代方案。尽管FD-SOI需要采用不同类型的晶圆基片，因而导致其物料成本稍微偏高，但也因此能够简化设计与制程步骤，使得整体成本仍存在一定的竞争力。更为重要的是，FD-SOI能够以更低的功耗提供类似高端FinFET的性能，使其更适用于诸如物联网之类的应用，或中低端手机的处理器等。

　　格罗方德技术长Gary Patton在接受媒体联访时表示，格罗方德将转型成为一家全方位服务型代工厂商，其中，对IBM Microelectronics的成功收购，为该公司在3D FinFET领域带来了大量知识产权与专业技术，使得格罗方德有能力自主研发其7纳米制程，以及领先的无线RF(射频)业务。

　　Gary Patton强调，目前格罗方得的美国纽约马尔他晶圆厂正在大量生产14纳米芯片，此外，格罗方德公司还营运了另外4座晶圆厂，而在中国成都的第6座晶圆厂将于2018年投入生产。目前除了AMD与IBM为主要客户之外，其他在多个应用领域都有一定的成绩，包括在人工智慧、汽车电子、5G通讯与物联网等项目。

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码