联发科双线布局先进封装：导入英特尔 EMIB-T，兼顾台积电 CoWoS

联发科近期完成了一项具有战略意义的供应链决策：在 AI 客制化芯片（ASIC）项目中，除沿用台积电 CoWoS 先进封装方案外，正式导入英特尔的 EMIB-T 封装技术。8 月初，联发科于法说会上首次证实这一双轨策略。此前公司仅模糊表态同时投资两套封装方案，此次为首次明确确认第二套方案的具体技术路径。

先进封装为何成为 AI 芯片的核心环节？

先进封装是决定 AI 芯片性能、功耗与成本的关键工艺。AI 芯片通常由多颗逻辑裸片与高带宽内存（HBM）集成而成，「先进封装」负责实现这些组件的低延迟、高带宽互联。

长期以来，台积电 CoWoS 方案在该领域占据主导地位，其封装产能据称已排期至 2027 年。在产能紧张的背景下，封装环节已成为制约 AI 芯片交付的关键瓶颈，亦为替代性封装方案提供了战略窗口。

EMIB-T 技术解析：英特尔封装平台的核心竞争力

EMIB-T 是英特尔 EMIB（嵌入式多芯片互连桥）平台的升级版本。其技术路径为：在有机基板内部嵌入微型硅桥，实现多颗裸片间的高密度互连，以替代传统的大面积硅中介层方案。

相较于传统方案，EMIB-T 在维持高带宽、高密度互联并支持 HBM 集成的同时，显著降低了封装制造成本。该技术引入硅穿孔（TSV）工艺，提升了电源与信号传输效率，并降低了客户从既有封装方案迁移的设计转换门槛。据公开资料，EMIB-T 支持约 8 至 10 倍光罩尺寸的芯片集成能力，是打造超大算力芯片的高性价比方案。

双轨策略的战略考量

联发科 CEO 蔡力行表示，公司正积极拓展 AI 数据中心市场，已成为多家全球大型数据中心客户的重要合作伙伴。通过 CoWoS 与 EMIB-T 两条 2.5D 封装路线并行，公司可协助客户开发超大尺寸、高效能的 ASIC 产品，满足不同客户在性能、功耗与成本层面的差异化设计需求。

这一双轨策略蕴含三层战略考量：

其一，分散供应链风险。 台积电 CoWoS 产能高度紧张，单一供应商依赖将制约交付周期。引入英特尔方案可构建产能冗余，保障客户订单的按时交付。

其二，匹配多元化客户需求。 不同客户对 AI 芯片的性能、成本与交付周期要求各异，单一封装技术难以全面覆盖。双线布局可依据客户需求灵活配置技术方案。

其三，顺应封装竞争格局变化。 英特尔正大力推进晶圆代工业务，EMIB-T 为其核心技术资产。据公开报道，谷歌已承诺采用 EMIB-T 封装超过 300 万颗芯片，亚马逊、思科、SpaceX、特斯拉等亦为确认的外部客户，英伟达亦在评估相关技术。

行业信号：封装正在成为芯片竞争的新战场

联发科此次选择折射出半导体行业的深层结构性变化。过去数十年，芯片竞争以制程工艺微缩为核心主线，但随着摩尔定律逼近物理极限，行业竞争重心正逐步转向异构集成与先进封装。

封装已从「芯片保护外壳」的角色，升级为决定芯片性能、成本与产能的核心竞争维度。台积电、英特尔、三星等巨头纷纷加大封装产能与技术投入，印证了这一趋势。

对台积电而言，联发科的多元化选择释放出明确信号：CoWoS 长期主导的局面或将松动。据报道，台积电已在筹备开发对标 EMIB 的同类技术以应对竞争。

联发科的双轨封装策略，本质上是 AI 芯片供应链格局演变的缩影。在算力需求井喷、单一封装产能承压的背景下，多元化的封装供给体系正在成为行业新常态。

对芯片设计企业而言，多一个封装选择意味着更强的议价能力、更稳健的产能保障与更广泛的市场空间。对封装市场而言，充分竞争将有助于降低 AI 芯片的整体制造成本，最终惠及产业下游。

先进封装赛道的多极格局，正在逐步成型。