存储器测试修补电路插入新方法出炉，缩短系统IC设计周期

存储器测试修补电路插入新方法出炉，缩短系统IC设计周期

　　Genesys Testware公司近日宣布，把嵌入式存储器测试和修补电路自顶向下插入ArraytestMaker嵌入式存储器修补工具之中。Genesys表示，现有可用的工具采用自底向上的方法插入嵌入式存储器测试电路，花费的时间长达几周；Genesys的自顶向下方案使系统IC设计工程师只要几天时间就能插入存储器测试和修补电路，在效率上没有折衷。

　　芯片设计服务提供商Network Silicon公司的总裁Vinod Sutrave说，新工具的功能使他的公司能够那测试和修补电路插入到系统IC的几百个存储器中。Sutrave表示，在Genesys公司的ArraytestMaker中，这种新的插入方式已被集成到Cadence、Synopsys和Magma流行的IC实现平台之中。

　　据Genesys，系统IC设计工程师采用ArraytestMaker之后，就可以指定存储器的命名习惯、确定存储器之间共享测试和修补电路的方针、以及用紧凑的脚本为把可测试存储器互连起来制定策略。