CADENCE SYSTEMVERILOG客户采用率提高三倍并成为主流开发技术

CADENCE SYSTEMVERILOG客户采用率提高三倍并成为主流开发技术

    

    
     加州圣荷塞市，2007年1月9日——全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天宣布，其基于SystemVerilog的验证解决方案在去年迅猛发展，用该语言进行试验的客户从大约40家增加到了150家，他们或者将该语言应用于创建功能原型项目，或者应用到主流产品开发。该公司将SystemVerilog的加速发展归结为多种原因，包括SystemVerilog语言支持的大幅提升、拓展的多语言功能、Cadence® Incisive® Plan-to-Closure Methodology以及更新的高级SystemVerilog验证技术。
    
     Cadence最近的一份用户调查报告显示，目前客户正在使用SystemVerilog的不同功能。在这些客户中，大约57％正在使用设计构建，60％正在使用断言，还有57％正在使用测试平台构建。150家正在使用SystemVerilog搭配Cadence Incisive验证平台和解决方案的客户中，有超过50％用于主流产品开发。
    
     “SystemVerilog验证是我们整个验证战略中的一个重要方面，它将会帮助我们保持无线通讯设备客户所需要的质量。”Icera芯片部副总裁Simon Knowles说，“我们对于Cadence在SystemVerilog方面的验证专业技术和以指标为导向的验证解决方案的全面架构印象深刻。”
    
     “我们之所以使用Incisive Design Team系列产品，主要原因是对SystemVerilog的部分功能与市面上的同类解决方案进行了评估。”Saifun公司Tulip部门总经理Ron Eliyau说，“验证对于保持我们的非易失性存储器产品性能和高度可靠性是至关重要的。通过Cadence SystemVerilog产品、Incisive Plan-to-Closure Methodology以及Incisive验证团队的专业技术，我们用20行的SystemVerilog随机测试代码取代了2000行的定向测试代码。
    
     “Incisive Design Team系列产品提供了我们需要的SystemVerilog自动化，将我们的验证时间减少了40％以上。”inSilica验证主管Vishwanath H.说，“Cadence及其基于SystemVerilog的Plan-to-Closure Methodology让我们提高了质量和生产力，同时为将来的项目进行方法学改良。”
    
     “我们很高兴看到最近基于SystemVerilog的验证解决方案如此火爆。”Cadence验证部全球副总裁Steve Glaser说，“我们的客户只有在具备充分理由的情况下才会使用SystemVerilog。Plan-to-Closure Methodology的发展、多语言支持以及高级验证技术让越来越多的客户开始使用SystemVerilog解决方案。”