中芯国际和Virage Logic拓展伙伴关系至65纳米低漏电工艺

中芯国际和Virage Logic拓展伙伴关系至65纳米低漏电工艺

2010年5月24日，备受半导体产业信赖的IP供应商 Virage Logic 公司 (NASDAQ:VIRL) 和中国最先进的半导体制造商中芯国际集成电路有限公司宣布其长期合作伙伴关系扩展到包括65纳米（nanometer）的低漏电（low-leakage）工艺技术。根据协议条款，系统级芯片（SoC）设计人员将能够使用 Virage Logic 开发的，基于中芯国际65纳米低漏电工艺的 SiWare(TM) 存储器编译器，SiWare(TM) 逻辑库，SiPro(TM) MIPI 硅知识产权 (IP) 和 Intelli(TM) DDR IP。这一联合协议是 Virage Logic 与业界领先的代工厂业务扩展战略的一个组成部分，也是中芯国际承诺为其客户提供一个完整的 IP 解决方案的兑现。    

“作为中国首屈一指的代工厂，我们与 Virage Logic 公司拓展合作伙伴关系将使中芯国际能够提供更多业界领先的65纳米低漏电工艺的半导体 IP，这不仅能满足来自中国本地的系统级芯片开发人员的需要，亦将助益我们开发全球半导体市场。”中芯国际资深副总裁兼首席商务官季克非表示。“目前我们已经有一些客户正积极利用中芯国际的65纳米低漏电工艺及 Virage Logic 公司相关 IP 进行芯片项目的开发。我们期待持续发展与 Virage Logic 的合作关系，不断满足日益增长的市场需求。”

    “我们很高兴能够在65纳米低漏电工艺方面扩大与中芯国际的伙伴关系。Virage Logic 开发的业界领先的 IP 产品将能够让更多的客户选择中芯国际作为他们65纳米制造的主要供应商，” Virage Logic 公司市场和销售执行副总裁 Brani Buric 表示。“作为代工厂赞助的 IP 产品计划之一，我们的 SiWare(TM) 存储器编译器和 SiWare(TM) 逻辑库将免费提供给终端用户使用，中芯国际对此充分肯定其战略意义。除此之外我们的 SiPro(TM) MIPI 和 Intelli(TM) DDR 标准高速接口 IP 也为用户提供了一个经验证的解决方案，使得各地的设计师都能在他们的65纳米低漏电设计中选择世界一流的 IP。”