基于Multisim 9的数字电子钟设计与仿真

基于Multisim 9的数字电子钟设计与仿真

3 各部分电路设计

　　3．1 秒、分、时计数器

　　秒、分计数采用60进制计数器，时采用24进制计数器。它们都是8个BCD码输出，1个进位输出，1个时钟脉冲输入。在设计层次电路时，皆可设计为1个输入端，9个输出端。在MulTIsim仿真软件中，执行Place／New Hierachical Block命令，在fiIe name of Hierachical Block中填入你要设计的电路名称，如“60进制计数器”等，再根据需要在输入、输出端口数中填写所需数字，点“OK”后，即得如图2所示电路层次模块。双击它，得到图3所示窗口，点Edit HB／SC对其内电路进行设计。若要进行修改，同样采用以上步骤。

　　由此，采用4518十进制计数器，设计了60进制和24进制的计数器，计数器的内部电路分别如图4、图5所示。