揭开LED最鲜为人知的秘密

    效率下降是阻碍GaN基led在高电流密度这一重要的新兴应用领域大施拳脚的主要原因。但RPI的研究人员表示，通过采用极性匹配的外延结构可以克服这一缺点。 

　　LED制造商们目前非常关注一些新的市场，例如汽车前灯、大屏幕显示和普通照明。从某种程度上说，降低价格能帮助LED打入这些领域，但仅仅如此还不够。LED的芯片还需要在大驱动电流下也能实现高功效。这也意味着需要解决功率下降这一广受关注的问题。

　　通过比较电和光激发LED的输出情况，可以帮助RPI的相关研究人员研究GaN基器件功率下降的原因。

　　功率下降具体来说是指蓝光、绿光和白光LED在电流增大时效率反而下降的现象。GaN基LED通常仅在电流密度10A cm-2时效率达到峰值，电流密度为100A cm-2时效率降为峰值的一半。这引起了大家的关注，当今的高亮度芯片都需要在比10A cm-2大得多的电流密度下高效地工作。

　　攻克这一难题显然非常重要，而且它已经吸引了全球工业界和学术界大批研究人员的兴趣，其中也包括我们位于纽约州特洛伊市伦斯勒理工学院的研究团队，我们在过去的几年里一直在探索效率下降这一问题的根源。我们相信我们能找到症结所在，并通过完全不同的LED设计克服这一问题。

　　我们与位于新墨西哥州Sandia国家实验室的Mary Crawford研究小组合作，一起研究功率下降问题的成因。我们关注位错密度对于LED效率的影响，发现位错会降低低电流密度时的效率，但并不影响高电流密度下的效率降低问题。

　　在低电流密度时，载流子通常在一个陷阱辅助的过程（即SRH复合）中损失掉了，而且会随着位错密度的增加变得更加严重。通过增强自发辐射，加大电流密度起初会提高效率，但随着电流的进一步增加，另一个与之抗衡的载流子损耗机制会引发效率的下降。

漏电的LED

　　我们还与韩国三星电机公司合作。这一努力终于让我们找到了效率下降的原因——由于量子势阱层、量子势垒层和电子阻挡层之间的极性失配导致的有源层电子泄漏。

　　我们的解释能说明为什么高电流密度时效率下降的主要原因——当提高驱动电压时，会导致更多注入的电子逃出有源层，抵达LED的p型区，从而与p电极处的空穴进行非辐射复合（图2）。

　　通过比较LED器件在电偏压和光激发时的光输出（详见“探索LED的结构”），该理论已通过实验得到了验证。我们在使用数值模拟工具将载流子泄漏与极性失配联系起来之前，就曾表明在量子阱外也有复合机制发生。

　　界面问题

　　我们的精力主要集中于在GaN传统的晶面—c面上生长LED。这些器件通常有很强的内建电场，在界面处会产生相当强的表面电荷（详见“感受内部的力”）。

图1a. 对面积为1mm×1mm的传统GaInN LED芯片进行测量，揭示了在驱动电流大于10mA时输出效率会降低。如果能完全避免引起效率下降的机制，LED芯片的效率则会随着电流的增加而不断增加。

图1b.非辐射机制在低驱动电流时占主导地位，随着电流增加让位于辐射复合，之后效率反而下降。

　　界面表面电荷会从两个方面阻碍LED的性能。它们会提高电子注入多量子阱区的势垒，同时降低来自量子阱和电流阻挡层上电子泄漏的势垒。

我们的模拟支持了这一假设，表面电荷通过电子的泄漏降低LED的性能，这也说明减少表面电荷可以缓解载流子的损失。计算同时表明缺乏对p型结构的重掺杂会加剧效率的下降，尤其是在电子阻挡层。

　　众所周知，与双极结型晶体管的基极相比，发射极的重掺杂能阻止少数载流子注入发射极。而在LED中，GaN和AlGaN层p型掺杂浓度低，阻碍了空穴（p型区中空穴为多数载流子）注入有源区——这反过来加剧了电子的泄漏。

　　我们对电子泄漏造成LED效率下降的解释还并未得到广泛接受；事实上，还有研究者提出了几种不同的机制。其中以Philips Lumileds研究人员提出的俄歇复合理论（Shen et al. 2007）为主流。

　　在c面GaInN/GaN双异质结上进行了若干光致发光的试验，观察到高光激发密度时效率亦出现了下降。使用速率模型分析使得他们将俄歇复合当作是多量子阱LED效率降低的原因。

　　为此他们引入了有效复合厚度的概念，在设计双异质结时选定的物理厚度更小，因为量子阱中电子和空穴较小的重叠。

[1] [2] [3]  下一页