-
Synopsys全新DesignWare MIPI D-PHY将面积和功耗缩减50%
新思科技公司日前宣布:已将其DesignWare?MIPI?D-PHY?的面积和功耗降低到了竞争性方案的50%,同时将性能提升至每通道2.5Gbps,为移动、消费类和汽车应用降低了系统级芯片(SoC)的芯片成本并延长了电池续航能力。由于符合MI
2014-09-18 10:09 -
Synopsys将用于Grade 0汽车应用的DesignWare NVM IP面积缩小75%
新思科技公司日前宣布其用于高压工艺的DesignWareAEONTrimNVMIP开始供货。与其它的NVMIP解决方案相比,该款全新的IP将面积缩小达75%,同时有助于降低汽车IC的成本和尺寸。该IP可用于标准的180纳米5VCMOS和BCD工
2014-07-10 09:32 -
Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP将面积缩小高达
4月29日,新思科技公司宣布:通过推出全新的DesignWare?USBfemtoPHY系列IP,已将USBPHY的实现面积缩小多达50%;从而可在28nm和14/16nmFinFET工艺节点上,将USBPHY设计的片芯占用面积和成本降至最低。
2014-05-07 09:33 -
Synopsys宣布即刻提供多协议DesignWare Enterprise 12G PHY IP
在高端网络和计算应用中的高性能PHYIP,它可支持1.25Gbps至12.5Gbps的吞吐量并能使其功耗降低多达20%支持1.25Gbps至12.5Gbps的数据速率,覆盖多种协议,包括PCIExpress?3.0、SATA6G、10GBASE
2014-02-20 09:26