争食嵌入式验证大饼 仿真器/FPGA原型板现苗头
随着芯片与系统开发商逐渐加重软件资源的投资，嵌入式系统的软硬体验证也更具挑战，因而让可快速建立系统原型的FPGA验证平台行情看俏，并与擅长软件除错的仿真器展开激烈竞争。
为抢攻嵌入式系统日益复杂的软硬件整合与系统验证商机，电子设计自动化(EDA)工具开发商近期动作频频频，除益华计算机(Cadence)与明导国际(Mentor Graphics)先后发布新款仿真器(Emulator)的市场捷报外，新思科技(Synopsys)日前也推出Confirma快速原型建立平台(Rapid Prototyping Platform)并新增硬件辅助验证功能，与仿真器供货商展开一场角力竞赛。
随着嵌入式软件开发及系统验证困难度大增，以现场可编程门阵列(FPGA)进行原型验证的方式，逐渐展现其兼具软件除错效能与经济实惠的优势，准备与仿真器方案一较长短。
嵌入式软件角色吃重 系统验证耗时费工
新思科技副总裁暨昕博(Synplicity)业务部门总经理Gary Meyers表示，虽然嵌入式系统开发业者自行设计的专属原型建立平台已广泛运用多年，但随着系统单芯片(SoC)的复杂度提高、嵌入式软件数量增加及其它仿真(Emulation)工具成本不断攀升，新的系统验证方法也应运而生。藉由该公司Confirma快速原型建立平台方案，将可协助设计开发团队进行实时验证，并以更经济的方式完成复杂的芯片与软件设计。
面对芯片开发成本巨幅攀升但市场环境却陷入低迷，芯片设计业者已纷纷缩手特定应用集成电路(ASIC)硬件的开发计划，并改以软件方式来增加新的功能与附加价值，以延长产品生命周期。
新思科技产品营销总监Tom Borgstrom指出，愈来愈多芯片商已意识到软件不仅可增加产品差异性，也比硬件拥有更高的投资报酬率(ROI)，因而投入许多资源在软件开发，甚至超过硬件的人力配置。随着嵌入式软件不断增加，如何在投片(Tape Out)前，快速确保软硬件设计的匹配无虞，即成为系统开发人员最棘手的挑战，也让以现场可编程门阵列(FPGA)进行原型验证的方案需求急速增温。
FPGA原型验证，意指在FPGA开发板上快速建立系统原型并将相关驱动程序、应用软件与周边接口硅智财(IP)移植(Porting)到FPGA原型板上进行验证。相较于缓存器转换层级(RTL)仿真、软件式仿真加速器(Acceleration)与硬件式仿真设备，FPGA原型验证不仅效能更佳、验证速度快且成本也比仿真设备更为实惠，加上FPGA本身效能不断精进，市场接受度与日俱增(图1)。
资料来源：新思科技
图1 各种验证方式的效能比较
看好FPGA原型验证市场的发展潜力，新思科技自3年前开始便积极展开布局，先是在2006年收购Virtio，取得嵌入式软件开发虚拟平台技术，接着又在2008年先后购并昕博与ProDesign的CHIPit事业部，分别掌握FPGA合成(Synthesis)与验证，以及高速ASIC与系统芯片验证技术，快速在市场上取得一席之地。
事实上，新思此次所推出的快速原型建立平台Confirma，即整合三次购并所取得的技术与新思在ASIC合成、实作的专业知识所开发而成，包含以FPGA为基础的快速原型建立系统、原型开发板、周边接口及内存子卡，以及实作和除错软件等必备元素。
新思科技Confirma产品营销总监Juergen Jaeger强调，不同于其它EDA业者仅能提供单一领域的验证工具，该公司的Confirma平台则是目前市场上最完整的快速原型建立方案，除可节省另行购买其它工具的额外费用，也可减轻自行整合各家工具的负担，让芯片或系统开发人员可更专注于产品创新与差异化。
值得注意的是，尽管FPGA原型验证方法备受系统开发人员青睐，但目前市场上仍以自行购买FPGA来建立原型开发板的方式较为普遍。对此，Jaeger指出，芯片和系统开发人员的专长在于系统开发而非原型板的设计，若为完成某项设计项目而大费周章地自行建立FPGA开发板，不仅不符合成本效益，更须承担较高的失败风险；倒不如直接购买现成的商用原型开发板，不但已预先经过验证，又具有重复使用与延展性的好处，可满足最新的设计变化，从而提高投资的成功机率。
FPGA原型验证强化软件除错效能
有别于新思大举挥军FPGA原型验证市场，益华计算机(Cadence)与明导国际(Mentor Graphics)则是藉由强化硬件式仿真设备的效能，来满足嵌入式系统开发人员对软硬体验证的需求。以益华计算机为例，其Incisive Enterprise Palladium系列的仿真加速器与仿真器，目前已发展至第三代，可快速建立系统并在数分钟内完成编译，验证速度更较RTL仿真快一百至一百万倍，已获得夏普(Sharp)等业者采用。
明导国际则是于日前推出新一代Veloce Maximus硬件仿真器，一口气将逻辑闸容量增加四倍，达五亿一千两百万闸，以解决现今系统芯片日趋复杂的功能验证难题。明导国际副总裁暨仿真事业部总经理Eric Selosse表示，此款方案是该公司产品发展的重要里程碑，可满足多媒体、绘图、计算机、网络与无线通讯等应用在效能与容量上的严苛要求。
仿真器最大特色在于可自动化验证并具有较佳的软件除错效能，其中，除错工作更是系统验证最耗时的部分，经常成为实时上市的最大瓶颈。因此，仿真器多半采用特别定制的芯片，来达到较FPGA验证平台更好的错误能见度与软件除错速度。而为与仿真器相互匹敌，新思一方面在Confirma平台的CHIPit快速原型建立系统中导入可编程的互连架构，来实现自动化及仿真仿真功能，使验证达到最佳化；另一方面，则藉由具备TotalRecall讯号能见度增强技术的Identify Pro除错软件，以提高整体除错效能。Borgstrom同时也指出，对嵌入式软件开发者而言，体型庞大的仿真设备不但过于昂贵，且一旦大规模部署势将旷日费时，在现今市况不佳的环境中，反倒显得不合时宜。
为抢攻嵌入式系统日益复杂的软硬件整合与系统验证商机，电子设计自动化(EDA)工具开发商近期动作频频频，除益华计算机(Cadence)与明导国际(Mentor Graphics)先后发布新款仿真器(Emulator)的市场捷报外，新思科技(Synopsys)日前也推出Confirma快速原型建立平台(Rapid Prototyping Platform)并新增硬件辅助验证功能，与仿真器供货商展开一场角力竞赛。
随着嵌入式软件开发及系统验证困难度大增，以现场可编程门阵列(FPGA)进行原型验证的方式，逐渐展现其兼具软件除错效能与经济实惠的优势，准备与仿真器方案一较长短。
嵌入式软件角色吃重 系统验证耗时费工
新思科技副总裁暨昕博(Synplicity)业务部门总经理Gary Meyers表示，虽然嵌入式系统开发业者自行设计的专属原型建立平台已广泛运用多年，但随着系统单芯片(SoC)的复杂度提高、嵌入式软件数量增加及其它仿真(Emulation)工具成本不断攀升，新的系统验证方法也应运而生。藉由该公司Confirma快速原型建立平台方案，将可协助设计开发团队进行实时验证，并以更经济的方式完成复杂的芯片与软件设计。
面对芯片开发成本巨幅攀升但市场环境却陷入低迷，芯片设计业者已纷纷缩手特定应用集成电路(ASIC)硬件的开发计划，并改以软件方式来增加新的功能与附加价值，以延长产品生命周期。
新思科技产品营销总监Tom Borgstrom指出，愈来愈多芯片商已意识到软件不仅可增加产品差异性，也比硬件拥有更高的投资报酬率(ROI)，因而投入许多资源在软件开发，甚至超过硬件的人力配置。随着嵌入式软件不断增加，如何在投片(Tape Out)前，快速确保软硬件设计的匹配无虞，即成为系统开发人员最棘手的挑战，也让以现场可编程门阵列(FPGA)进行原型验证的方案需求急速增温。
FPGA原型验证，意指在FPGA开发板上快速建立系统原型并将相关驱动程序、应用软件与周边接口硅智财(IP)移植(Porting)到FPGA原型板上进行验证。相较于缓存器转换层级(RTL)仿真、软件式仿真加速器(Acceleration)与硬件式仿真设备，FPGA原型验证不仅效能更佳、验证速度快且成本也比仿真设备更为实惠，加上FPGA本身效能不断精进，市场接受度与日俱增(图1)。
资料来源：新思科技
 |
图1 各种验证方式的效能比较
看好FPGA原型验证市场的发展潜力，新思科技自3年前开始便积极展开布局，先是在2006年收购Virtio，取得嵌入式软件开发虚拟平台技术，接着又在2008年先后购并昕博与ProDesign的CHIPit事业部，分别掌握FPGA合成(Synthesis)与验证，以及高速ASIC与系统芯片验证技术，快速在市场上取得一席之地。
事实上，新思此次所推出的快速原型建立平台Confirma，即整合三次购并所取得的技术与新思在ASIC合成、实作的专业知识所开发而成，包含以FPGA为基础的快速原型建立系统、原型开发板、周边接口及内存子卡，以及实作和除错软件等必备元素。
新思科技Confirma产品营销总监Juergen Jaeger强调，不同于其它EDA业者仅能提供单一领域的验证工具，该公司的Confirma平台则是目前市场上最完整的快速原型建立方案，除可节省另行购买其它工具的额外费用，也可减轻自行整合各家工具的负担，让芯片或系统开发人员可更专注于产品创新与差异化。
值得注意的是，尽管FPGA原型验证方法备受系统开发人员青睐，但目前市场上仍以自行购买FPGA来建立原型开发板的方式较为普遍。对此，Jaeger指出，芯片和系统开发人员的专长在于系统开发而非原型板的设计，若为完成某项设计项目而大费周章地自行建立FPGA开发板，不仅不符合成本效益，更须承担较高的失败风险；倒不如直接购买现成的商用原型开发板，不但已预先经过验证，又具有重复使用与延展性的好处，可满足最新的设计变化，从而提高投资的成功机率。
FPGA原型验证强化软件除错效能
有别于新思大举挥军FPGA原型验证市场，益华计算机(Cadence)与明导国际(Mentor Graphics)则是藉由强化硬件式仿真设备的效能，来满足嵌入式系统开发人员对软硬体验证的需求。以益华计算机为例，其Incisive Enterprise Palladium系列的仿真加速器与仿真器，目前已发展至第三代，可快速建立系统并在数分钟内完成编译，验证速度更较RTL仿真快一百至一百万倍，已获得夏普(Sharp)等业者采用。
明导国际则是于日前推出新一代Veloce Maximus硬件仿真器，一口气将逻辑闸容量增加四倍，达五亿一千两百万闸，以解决现今系统芯片日趋复杂的功能验证难题。明导国际副总裁暨仿真事业部总经理Eric Selosse表示，此款方案是该公司产品发展的重要里程碑，可满足多媒体、绘图、计算机、网络与无线通讯等应用在效能与容量上的严苛要求。
仿真器最大特色在于可自动化验证并具有较佳的软件除错效能，其中，除错工作更是系统验证最耗时的部分，经常成为实时上市的最大瓶颈。因此，仿真器多半采用特别定制的芯片，来达到较FPGA验证平台更好的错误能见度与软件除错速度。而为与仿真器相互匹敌，新思一方面在Confirma平台的CHIPit快速原型建立系统中导入可编程的互连架构，来实现自动化及仿真仿真功能，使验证达到最佳化；另一方面，则藉由具备TotalRecall讯号能见度增强技术的Identify Pro除错软件，以提高整体除错效能。Borgstrom同时也指出，对嵌入式软件开发者而言，体型庞大的仿真设备不但过于昂贵，且一旦大规模部署势将旷日费时，在现今市况不佳的环境中，反倒显得不合时宜。