一种基于FPGA的NoC验证平台的构建
来源:电子设计工程 作者:韩高飞 杜慧敏 蒋林 韩俊刚 时间:2010-05-13 10:56
图4给出了在不同流量模型下,每包4个数据片时,所设计NoC的网络平均吞吐量。
2)平均网络延迟 对于TR收集到的最近80个数据包从发送端到接收端的延迟信息,以归一化仿真时间为基准,计算平均网络延迟:
式中,P是发包总数,每个包的延迟为Li,那么Latency就是一段时间内的平均网络延迟。
图5给出了在不同流量模型下,在相同仿真时间段中接收到的数据包的平均网络延迟。图6给出了在相同的流量模型-均匀地址,自相似流量模型下,在相同仿真时间段中,对于每包分片不同时的平均网络延迟。
相关文章
- •【会议议程】12月19-21日2022(十四届)传感器与MEMS产业化技术国际研讨会(暨成果展)佛山南海瞻云酒店召开2022-12-16
- •FORESEE XP1000 PCIe SSD开启Gen3后时代发展之路2021-08-02
- •FORESEE工规级SSD应用宽温技术,加速智能工业场景落地2021-07-21
- •基于J750EX测试系统的SRAM VDSR32M32测试技术研究2017-09-05
- •Vishay检查表: 采用安规电容防止过载的12点注意事项2017-07-28
- •汽车系统的USB供电2017-06-08
- •适用于 FPGA、GPU 和 ASIC 系统的电源管理2017-05-11
- •一文读懂SPI串行外设接口2017-04-27
- •TLV3501滞回比较器电路设计2017-04-14
- •ZigBee无线呼叫系统硬件电路2017-04-05