DSP处理器的电源管理设计方案

DSP处理器的电源管理设计方案

为满足3G-LTE基站的要求，DSP处理器的处理能力和吞吐量都在提高。这些多核处理器很多都具备GHz级速度，并使用加速器来提高吞吐量。尽管这些新特性通过支持更多的信道提高了基站的密度，但也给设计人员设计出功率更高、鲁棒性更好的电源增加了难度。质量不好的电源可造成电压下降或电流不够，从而导致随机逻辑故障。设计良好的DSP电源可为负载瞬变提供足够的电流，能够处理浪涌电流，并准确执行启动电源序列。

随着移动电话普遍从单纯的沟通媒介向网络访问和电子邮件功能转变，满足客户对无线数据服务的需求，已成为无线运营商面临的一个新挑战。过去，有线连接可以通过增加更多电缆来提高带宽。不幸的是，对无线运营商而言，提高数据速度和容量的方法要求他们创造出新的技术和标准。这样，从最初的FM无线蜂窝技术(1G)转变到CDMA GSM(2G)，然后又转变到CDMA2000(3G)。为满足全新的LTE/WiMAX(4G)标准的要求，用以处理更高吞吐量的DSP处理器的处理复杂度显著增加。

为复杂DSP处理器设计良好的电源，其重要性不应被忽视。良好的电源应能应对动态负载切换状况，并仍能控制高速处理器设计中的噪声和串扰。DSP处理器中的动态瞬变是由很高的开关频率和进出低功率模式过程所造成的。这些快速瞬变可能会造成很大的电压陡降(取决于电源设计的带宽和布局)。此外，电源还应能够处理总线冲突和去耦电容器充电导致的大浪涌电流。如果电源没有管理较大电流的能力，输出电压便会下降到低于处理器所能容忍的最低电压。

当选择DSP电源时，选择稳压器类型是设计人员首先要做的决策之一。有两种稳压器类型，即线性稳压器和开关稳压器。线性稳压器易于使用，因为它们的拓扑简单，由一个导通元件与一个错误放大器组合而成。众所周知，线性稳压器的输出噪音较低，瞬态性能也较好，这是因为环路带宽通常较高。线性稳压器的主要缺点是在高负载下及输入输出电压差距较大时，效率较低。功率损耗的计算公式如下：

通常，输入电压为5V或3.3V，输出电压会降到1.0~1.2V。两者的差距在经过5A或更高的负载放大后，可导致超出线性稳压器设备能够接受的功率损耗。因此，给处理器供电的普遍选择是开关稳压器。开关稳压器采用一个电感器和一个电容器，在输入输出之间实现能量的存储和传输。由于导通元件并不是始终导通并向输出端传输能量，所以与线性稳压器相比，开关稳压器的能效更高。开关稳压器可提供脉冲频率调制(PFM)和脉冲宽度调制(PWM)两种类型。PFM开关稳压器的轻负载能效较高，这对DSP处理器进出低功耗模式而言非常重要。该技术的缺点在于噪音一般比PWM稳压器大，因为每个周期开始都会有大量电流涌向输出。通过在输出端添加电容可降低这种噪声。PWM稳压器工作在固定频率下，通过不断改变脉冲宽度来保持正确的输出电压。一般情况下，PWM稳压器的噪音更低，工作在更高频率下可采用更小的元件。但是，它们在轻负载下的能效较低，这会使处理器在低功率模式下出现问题。

对于每一个DSP处理器数据规格来说，电源电压的容差都是非常重要的一项指标。为处理器供电的电源绝对不能超出容差范围。为满足这一规定，电源必须能应对诸多挑战，因此必须谨慎规划方能找到合适的电源。电源的输出电压精度可在很大程度上影响容差。例如，典型的 DSP 处理器需要1.2V的内核电压和1.8V的输入/输出电压，容差均为5%。如果电源的过热输出精度为2%，那么设计人员将只有3%的容差余地来满足其他方面的要求。幸运的是，电源的输入电压相对稳定，并且通过对去耦电容器进行精心布局，设计人员无须担心线性调整方面的规范。但是，设计人员必须对负载调整规范多加注意，因为DSP处理器将面临多个负载以及进出多个低功率模式的情况。一般的负载调整规范可能有0.2~0.5%的变动，这进一步影响了电源的总容差。最后，负载变化将不仅影响到调整，还会因其快速动态特性造成电源出现较大的快速负载瞬变。电源的响应必须快速而有力度，才能在这些动态瞬变中保持输出电压的稳定。大型输出电容器将有助于缓解电压下降，但大部分电能都将来自电源的环路带宽和增益。电源的环路带宽决定电源应对负载变化的响应速度，而增益则可显示反应的强度。

图1：DSP处理器的电源容差。

图1显示了在5%的容差下，负载调整和精度已经占用了2.2%的容差，电源仅有33mV余量应对处理器可能遇到的任何瞬变。在选择 DSP电源时，设计人员需谨慎处理这些规范和电源的负载瞬变行为。

图2：开关稳压器的布局因素。

电源设计的良好布局的优势经常会被设计人员所忽视。正确放置去耦电容器，特别是对开关稳压器而言，有助于最大限度地降低噪声和串扰。将开关稳压器的输入电容器放在靠近输入引脚的位置，可大大降低输入电源偏差。这反过来又可最大程度地降低线性瞬变的影响，并将输出偏差降低0.2~0.5%。鉴于大多数DSP的容差均为5%，因此这是一个相当可观的数字。去耦电容器和电感器应放在器件附近，以保持较小的电流环路。开关稳压器的开关节点是一个高频节点，电压从近似接地电压切换到VIN。不适当的布局可能导致开关节点与系统中的其他信号相互干扰。图2显示了一个合适的开关稳压器布局，其电流环路较小且靠近稳压器。红色连线表示大功率和切换连接。这些连接必须在物理上靠近器件以保持环路最小。蓝色连线表示噪声敏感的连接，应从开关节点处引出。外部元件CIN和COUT应放在离器件最近的位置。

图3：MIC22950结构图。

MIC22950是提高DSP处理器内核电压的理想解决方案。大多数DSP制造商都认为，提供至少两倍于计算出的最大内核电流消耗的电流，是一种好的实践方法。而MIC22950具备10A的输出电流能力，能避免电流不够的情况发生。图3是MIC22950的结构框图。MIC22950的一个关键特性是斜坡控制(RC),可用来解决浪涌电流问题。电容器电流的计算公式如下：

其中,C为电容，ΔV为流过电容器的电压，ΔT为时间。通过控制输入电压的时间斜坡，浪涌电流可得到控制。通过结合使用RC引脚和电源开启重置(POR)引脚，MIC22950可解决DSP处理器的电源序列问题。电源根据DSP数据表中的顺序进行开启和关闭。通过结合使用RC引脚和POR引脚，设计人员可执行窗口式、延迟式和比例式电源序列。

MIC22950的输出电压精度为2%，能满足DSP处理器的严格容差要求。针对处理器快速切换速度造成的任何负载舜变，0.2%的负载调整能力可提供大于2.8%的容差。图4是MIC22950从1A到10A的负载瞬变响应。通常，DSP处理器不会出现如此大的负载瞬变，但即使在这种情况下，MIC22950的电压变化在输出电压为1.8V时也未超过50mV，变化幅度小于2.8%。

图4：MIC22950的线性瞬变响应。

MIC22950还是采用全新SuperThermal FET技术的产品系列的新成员。MIC22400、MIC22600和MIC22700已经面市，它们分别能提供4A、6A和7A的输出电流。通过将SuperThermal技术运用到MIC22950中，Micrel实现了一款业界功率密度最高的产品。功率密度由输出功率与封装尺寸的比值计算得出。由于基站的板上空间并非无限，所以设计人员不能无限制地提高电源尺寸。这促使设计人员选择功率密度最高的器件，以确保在不占用多余的宝贵板上空间的情况下获得足够的电能。MIC22950的功率密度为0.4A/mm2，而业界大多数同类产品都在 0.23A/mm2以下。

MIC23153是DSP I/O电压供电的理想解决方案。它具备2A的电流容量和全新的HyperLight Load(HLL)架构，在轻重负载下均可提供高效的电能。对于轻负载应用，HLL架构使用存储在输出电容内部的电池来提供输出电压。鉴于负载电流较低，输出电压将能维持较长时间而不会下降。在关闭状态下，MIC23153将禁用电流环路中除错误比较器和能带隙以外的所有器件，从而节省更多电能。一旦输出电压降至能带隙电压以下，HLL架构便会发出信号，启用高压侧的晶体管。已获专利的Micrel架构采用仅在必要时打开输出的方式，利用PFM确保轻负载状态下的高效工作。对于重负载情况，MIC23153则以固定频率的PWM模式工作，兼具PFM和PWM 稳压器的双重优势。

MIC23153的另一个优势是具备“电源正常(PG)”功能。连接到输出电压后，PG引脚将在输出电压高于设定电压的92%时设置为“高”。该引脚可与电压监控器和MIC22950一同使用，协助实现DSP处理器所需的电源序列。

随着无线市场的发展，无线标准、无线技术以及电源行业也必须适应跟上永远变化的市场步伐。DSP处理器的集成和处理速度变得越来越快，这也为其电源设计带来了更多压力。了解相关规范和谨慎布局的重要性后，设计人员便可设计出鲁棒的大功率电源。