下一代晶体管王牌：何种技术领跑22nm时代？

下一代晶体管王牌：何种技术领跑22nm时代？

    英特尔三栅极元件是纯粹而简单的FinFET。业界专家们并不认为英特尔试图营造出显著的差异化。业界已经为新晶体管技术努力了10年之久，整个产业都致力解决短沟道效应，除了英特尔，IMEC也在开发相同的技术。“这个产业中许多人都在开发FinFET技术，”一位制程专家表示。“不同的是，他们选择了先行发布。”

    事实上，包含FinFET在内的所有下一代晶体管技术，都有一个共同的概念：全耗尽型沟道。这个概念能在沟道中赋予栅极更多在电场上的控制能力，让栅极能完全耗尽沟道载流子。这当然也消除了沟道中的主要传导机制，并有效地让晶体管关闭。

    FinFET解决方案的优势便在其沟道，可以选择硅表面或是绝缘氧化层，并在生成的fin上悬垂HKMG栅极堆叠。这些鳍状（fin-shaped）沟道非常薄（图2），而且可三面运作，其栅极可成功地建构一个完全阻塞沟道的耗尽区。

    FinFET元件为电路设计人员提供了自130nm以来他们便梦寐以求的V-I曲线。但也同时带来一些问题。其中之一种是便是如何构建这种元件。“要制造这些Fin结构，并在后续的处理过程中维持它们是非常困难的任务，”应用材料（AppliedMaterials）公司硅晶系统部门副总裁兼技术长KlausSchuegraf说。“你必须对高耸结构的边缘进行蚀刻，对复杂3D表面进行均匀的掺杂，并在栅极堆叠中放置所有不同的薄膜，让他们能完全符合这些fin的表面。这些需求都为材料和设备带来了许多变化。掩膜层的数量或许没有太多改变，但制程步骤必然会增加许多。”

    为了获得更大电流，你得将更多fin平行放置。当然，只能藉由固定增量来改变驱动电流将对电路设计者带来新的局限，特别是在客制化模拟设计领域。但英特尔并不担心这一点。“我们已经建构了广泛用于开关和放大器应用的三栅极电路蓝本，我们相信，需要修改的电路设计不会太多，”Mayberry说。但其他人就没那么乐观了。“针对更大电流，你必须平行放置这些fin，”IMEC业务开发执行副总裁LudoDeferm说。“但这需要晶体管之间的互连，而且，在高频应用中，互连阻抗将成为影响电路性能的因素。”

    另一种完全耗尽方法

    完全耗尽型SOI（FDSOI）的支持者认为，他们完全可以提供finFET的V-I特征。或许，更关键的重点在于阈值电压控制。由于FDSOI的沟道是未掺杂的，因此不会有因沟道掺杂而引阈值变异的问题──这是在平面和fin元件中因掺杂原子进入沟道所引发的主要问题。此外，在制程中提供多个阈值电压也是一大问题。平面和fet会因为掺杂程度变化而改变阈值电压。不过，Leti实验室主管OlivierFaynot指出，FDSOI可透过超薄埋入氧化层对沟道底部施加偏置电压，来动态地控制阈值电压。

    但FDSOI仍然面临挑战。首先，FDSOI晶圆比传统晶圆更加昂贵。不过，稍早前晶圆供应商Soitec引用分析公司ICKnowledge的报告，指出由于可在FDSOI晶圆上大幅简化提供多阈值电压的处理程序，因此在22/20nm节点时，FDSOI的晶圆成本不会比平面或FinFET制程来得高。

    其次是风险性。Soitec公司是唯一的FDSOI晶圆供货来源，要建构这种晶圆，需要该公司的氧化沉积、晶圆切割和原子级精密度的抛光步骤。第三是这个业界的惯性。许多资深的决策者并不会考虑SOI。不过，这个产业仍有许多公司不断推动该技术的发展。包括透过Globalfoundries持续与该技术接轨的AMD、IBM以及ST等，都致力于在22nm节点实现FDSOI技术。事实上，Globalfoundries过去并未积极对其客户推动其SOI技术，但很可能将FDSOI作为对抗来自英特尔和台积电的王牌。