PID算法的FPGA实现

PID算法的FPGA实现

　　3.PID算法的FPGA实现

　　由公式(5)知，增量式PID控制算法的具体实现步骤为：先通过误差计算模块求出偏差值e(k)、e(k-1)、e(k-2)，再通过乘积模块求出三个信号分别与乘积因子的相乘，最后对乘积项求和得到最后的控制量。图2所示为增量式PID算法结构图。

　　3.1 误差计算模块

　　误差计算模块的目的是为了求出三次相邻的偏差采样值，即公式(3.8)中提到的e(k)、e(k-1)、e(k-2)，输入的给定值r(t)与实际输出值y(t)相减得到误差值。Verilog HDL程序代码如下，其中，ek0、ek1、ek2、rt、yt分别对应偏差值e(k)、e(k-1)、e(k-2)、r(t)、y(t)。

　　将上述程序在Quartus II软件环境里完成编译后，其仿真结果如图3所示。

图2 增量式PID算法结构图

图3 误差模块仿真图