FinFET工艺渐成主流 7纳米SoC将在明年完成试验

FinFET工艺渐成主流 7纳米SoC将在明年完成试验

　　随着半导体产业持续创新，不断推动技术节点的演进，而与之对应的工艺技术也在现实颠覆。展讯通信营运副总裁陈庆安告诉记者，整个产业的发展必须要保持工艺的持续进步，从传统CMOS(Bulk CMOS)发展到现在的FinFET(鳍式场效晶体管)工艺正是体现了这一点。

展讯通信营运副总裁陈庆安

　　半导体产业自28纳米进步到22/20纳米采用CMOS工艺，再进一步发展至16/14纳米时，基本是采用FinFET工艺技术，而到10纳米甚至7纳米节点时，FinFET工艺也会是一种主流的工艺技术。

　　当前，包括高通、联发科、海思、展讯等移动处理器厂商的芯片制程已经迈进20nm技术节点，而在20纳米节点之后，基于传统的MOSFET (金氧半场效晶体管)结构的CMOS工艺式微，已经难以再向前演进。

　　陈庆安强调，事实上，20纳米节点已经是最后一代的CMOS工艺，16纳米以下都已经采用了FinFET工艺，CMOS已经遇到了瓶颈，现在正由FinFET接棒。这也正是半导体产业发展的趋势，当一种技术走到尽头的时候，必然会有新的技术取而代之。

　　“进入20纳米节点以下，移动处理器将以FinFET工艺为主。”联芯科技有限公司副总裁成飞告诉记者，线宽窄过20纳米之后，传统Bulk CMOS 在漏电方面面临瓶颈。随着器件沟道长度的缩短，漏极与源极的距离也随之缩短，栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大, 亚阀值漏电现象更容易发生，而FinFET 结构能解决上述问题。

联芯科技有限公司副总裁成飞

　　“相比CMOS，FinFET的优势在于器件物理以及结构的不同。”陈庆安告诉记者，FinFET可以直接排除掉原本可能漏电的渠道，实现更低的功耗，这一点是非常重要的。如此多的晶体管集成在一起，如果不能降低功耗的话，芯片会过热，应用的产品也还会过热没有办法使用，尤其用在手持式的终端设备上，功耗降低，运行速度才能提升，才能支持更多的功能应用。

　　MOSFET结构自发明以来，到现在已使用超过40年，随着技术节点迈进20纳米，传统的COMS工艺瓶颈已现，FinFET替代CMOS工艺正成为现实，而目前最新技术节点的10纳米FinFET工艺制程的晶片，已经由ARM和台积电完成了相关测试，预计会在今年年底实现量产。

ARM处理器部门技术总监Peter Greenhalgh

　　不久前，ARM发布了Cortex-A73架构，这正是针对10纳米FinFET工艺的设计应用，并已完成了芯片测试。ARM处理器部门技术总监Peter Greenhalgh告诉记者，Cortex-A73是在Cortex-A架构里面最新的处理器，将会被10nm制程的处理器所采用。借助工艺的提升，Cortex-A73能够做到最小制程的ARM的处理器，Cortex-A73比Cortex-A72单核面积降低了25%。如果借助工艺的演进，如果Cortex-73做到10纳米，相比Cortex-A72会有46%的面积的降低，同时比Cortex-A57有70%的降低。

　　Peter Greenhalgh进一步表示，10nm工艺的Cortex-A73相较16纳米工艺的Cortex-A72在性能有30%的提升，所以其中工艺的提升是10%，架构带来的提升是20%。从16纳米到10纳米，更多的是面积上的节省，以及性能上的提升，而每家移动处理器厂商在设计的频率上也不太一样，整个SoC也会有一定的差异。

联发科副总经理、CTO周渔君

　　联发科副总经理、CTO周渔君告诉记者，联发科在工艺制程上很坚定的往最先进的技术节点走，从20纳米Helio X20量产到16奈米的P20，再转往10纳米X30，以及明年下半年会做下一代7纳米芯片试验，7纳米技术节点的研发是非常花时间、人力和成本投资的，这些都是联发科跟台积电很靠前的深入合作，并没有落后其它移动处理器厂商。

　　整体来看，从最新的半导体工艺技术路线图来看，台积电的10纳米工艺预计今年底实现量产，7纳米将延至2018年量产。明年量产的高端产品会是以10纳米为主，然后再接下来，最先进的工艺就会以7纳米为主。目前，采用台积电的 16纳米FinFET工艺的移动处理器包括海思950与苹果A9，展讯SC9860和联发科P20也紧随其后。这为 ARM Cortex-A架构的处理器奠定了能效的新标准，也为10纳米FinFET处理器做了很好的铺垫。Peter Greenhalgh表示，ARM与台积电在10纳米FinFET工艺技术上的合作，可确保在SoC层面上的效率，使我们的芯片合作伙伴在维持严苛的功耗标准的同时，能够有更大空间实现创新。

　　FD-SOI将与FinFET应用互补 3D IC是潜在的发展方向

　　事实上，在半导体产业进入20纳米的技术节点后，除了FinFET工艺继续引导产业向前发展外，同为胡正明教授发明的FD-SOI(全耗尽型绝缘层上硅)也备受产业链关注。FD-SOI擅长数字与混合信号SoC集成与高性能，而FinFET适合高性能数字处理等场合。

　　陈庆安告诉记者，FinFET跟FD-SOI是两种截然不同的工艺，在这个产业里面，FinFET和FD-SOI的两种技术路线的应用，哪种工艺的应用更为主流就需要根据市场来决定。如果纯粹讲两种工艺的话，事实上各自有各自的特色，各自的方法虽然不同，但都是想要解决降低功耗的问题。从延续摩尔定律的作用来讲的话，两者都是能够做的，最终应用还是要看哪一种工艺的成本更低，而成本低来自于两个部分，一个是工艺本身的成本，另一个是应用的规模，如果能达成规模经济成本自然会更便宜，此外，工艺的采用更多的是由晶圆厂来推动，来形成一个主流的应用趋势。

　　而对于FD-SOI与传统的CMOS比较，成飞认为，Raw wafer(硅晶圆)会贵一些，虽然层次少几层，但整体较CMOS贵。FinFET比一般的CMOS多十几层，而且关键Layer有double patterning甚至更多次的patterning，这样生产成本会贵许多。选择工艺时，应将性能和成本一起考虑，不能简单的认为成本对比的优势。以前CMOS技术节点越先进，每个晶体管的成本是下降的，但从20纳米以后需采用multiple patterning，实际每个晶体管的成本是增加的。

　　单就CMOS工艺来讲，理论上成本是最便宜，因为它的工艺最简单，材料最便宜。陈庆安认为，到了16纳米没有办法再符合CMOS性能及功耗上的需求，所以即使它成本比较低，也没有办法继续走下去，接棒CMOS的FinFET与FD-SOI在成本上面怎么去比较，目前还没有一个统一的结论。

　　当然也有分析认为，16/14纳米FinFET制程及14纳米FD-SOI制程所需的晶圆成本，显示在两制程生产的芯片尺寸相同下，14纳米FD-SOI制程所需闸成本，较16/14纳米FinFET制程低上16.6%;晶圆成本14纳米FD-SOI制程比16/14纳米FinFET制程少了约7.3%，这主要与14纳米FD-SOI制程光罩步骤数较少，让晶圆厂生产FD-SOI晶圆的周期缩减有关。

　　“FinFET对比FD-SOI的优势还体现在不同的工艺节点上。”陈庆安进一步表示，在目前已经量产的技术上还没有看到FD-SOI应用在16纳米以下，但这也不代表FD-SOI工艺一定要做到16纳米或者10纳米，其实不同的工艺有适合不同的应用，关键是找出各自可以发挥优势的领域，所以这些工艺是能够共存在不同的领域里面。

　　FD-SOI并不具有颠覆性，但有望推动新兴市场的颠覆应用。FD-SOI或将成为FinFET实际应用互补方案，特别是针对需要微缩成本、类比优势与可靠功率的市场。不过，在制造工艺上，FD-SOI似乎比FinFET更容易实现。目前三星、格罗方德、华虹和SMIC都有FD-SOI代工业务，恩智浦采用28纳米FD-SOI成功打造i.MX 7处理器;Sony宣布正出货采用FD-SOI工艺的0.65 Volt GPS晶片;新思(Synopsys)、益华(Cadence)和意法半导体也陆续发表相关产品或研究成果，而这些推动FD-SOI技术正有望应用在车联网、IoT等新兴潜力市场。

　　事实上，随着移动终端的市场增速放缓，全球半导体产业正把目标朝物联网等新兴应用市场，这些新领域对芯片的需求是希望可达低成本及高功耗的水准，为此业界目前发现透过FD-SOI的工艺制程技术，可生产出应用在物联网等新兴领域的芯片，与FinFET工艺的应用形成互补，从而助力半导体产业找到新成长契机。

　　周渔君告诉记者，不管是FinFET工艺还是FD-SOI工艺，目前联发科都已经投入了大量的人力和研发资本，以应对未来不同市场的发展。

　　“未来半导体工艺设计的结构会越来越精细，对某些设计上的容忍度也会逐渐改变，我们必须要去设计一些新的改变，然后从中间找出一些还能做差异化的结构，制程变了，设计的压力也会变大。”周渔君表示，现在每一代技术节点的使用周期越来越短，20纳米只用一代，10纳米节点的使用周期会更久些，每一代工艺的进步所带来的设计研发挑战会一直存在，所以必须通过多次试验来了解具体的性能特质，从而验证过去的某些结构现在还能不能继续使用。

　　整体来看，在性能、功耗和成本等考虑因素中，FinFET与FD-SOI工艺相较于传统工艺，除了解决晶体做薄后的漏电问题之外，它的另一个好处是把晶片的内构从水平变成垂直，实现了从平面向立体空间的设计转变。而对于未来半导体技术发展，3D IC的概念被提出，就是将wafer或者chip通过TSV技术连起来成为一层一层的层状结构，从而实现三维的立体转变，如此一来IC的空间使用率会大大增强，仅仅两层的话就提升了200%!3D IC被视为今后集成电路发展的一个重要方向。

　　陈庆安告诉记者，3D IC的概念前几年比较火，那个时候都认为要去做TSV技术。如今TSV已经被技术最领先的厂商选择放弃，原因在于技术太过复杂，成本太高。所以，TSV已经不再是发展的重点，但是3D IC仍然会是未来发展的方向。以前半导体产业的走向都是遵循摩尔定律，但是如果摩尔定律在后面走不下去，或者走得下去但成本没有办法负担的时候，那就必须要从另外一个维度发展，3D IC将会是一个比较合理的方向，并可以有不同的实践方法和发展路线。

　　成飞对此表示认同，并称，3D IC在短期来看实现难度比较高，目前仅在Memory和CPU之间有应用，仅在AP类处理器上应用也将存在可能，但广泛应用于各种处理器难度很高，而中长期看，3D IC是提高产品性能的有效途径。

　　总的来看，工艺制程快速演进将不断推动半导体产业向前发展，并让应用市场更加广阔。市场新需求让手机的芯片功耗会更低，性能会更强，这使得芯片设计时可施展空间会更大，与此同时，业界必须不断进行试验，来做好产品性能的优化，整个过程会付出的更高成本代价，而这也正是通过技术演进推动半导体产业发展所不可避免的考验。（责编：振鹏）

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码