比利时微电子研究中心开发出 3D 相容的锗 nMOS 匣极堆叠

　　球领先的奈米电子及数位技术研发与创新中心比利时微电子研究中心，在本週的 IEEE IEDM 研讨会上首度展示钝化硅锗 nMOS匣极堆叠，介面缺陷密度(DIT)大幅降低至与硅匣极堆叠相同的等级，并且具有极高的电子迁移率与较低的正向偏压温度不稳定性(PBTI)。这些具前瞻性的成果，为锗基鳍式电晶体与匣极全环绕元件奠定良好的基础，为 5nm 级以上的逻辑元件提供许多可能性。

　　现今的成果是藉由应用能带工程所取得，在高 k 值/二氧化硅介面上採用介面电偶极，并且採取氢高压煺火(HPA)作为製程的结尾。藉由进行塬子层沉淀(ALD)这项 3D 相容製程来沉淀硅酸镧层，二氧化硅层上便会形成介面电偶极。虽然高 DIT 向来是钝化硅锗 nFET 的一项主要疑虑，但这个问题已藉由插入硅酸镧与採用氢高压煺火技术来大幅降低 DIT，并首度在中间能隙附近从 2x1012 cm-2eV-1 降至 5x1010 cm-2eV-1。採用以上技术后，电子迁移率便因此得以提升(在峰值处约为百分之 50);而由于能带工程中引入介面电偶极，PBTI 的可靠度因此而获得提升。

　　在 IEEE IEDM 上，比利时微电子研究中心也展示了高杂质半导体的异质结构介面电阻(Rhi)之分析模型。比利时微电子研究中心已採用这项创新的模型，对 TiSix/Si:P/n-Ge 接触堆叠中的高杂质 Si:P 进行预测，以帮助克服锗 nMOS 中的高接触电阻问题。随着开发出先进的低温 Si:P 磊晶技术，比利时微电子研究中心展现了创下纪录的 TiSix/Si:P/n-Ge 接触堆叠之 n-Ge 低接触电阻。

　　「我们致力于拓展摩尔定律的极限，在相关的研究中，锗基元件便是其中的关键。」半导体技术与系统部门执行副总裁 An Steegen 表示。「这些突破性的成就，在为了让锗基元件成为 5nm 以上等级之可行解决方案所努力的过程中，我们对于瞭解需要克服的基本阻碍所投入的心力，写下了重要的篇章。」

　　这项成果是与 ASM、Poongsan 以及南洋理工大学协力执行的成果。比利时微电子研究中心对先进逻辑缩放技术的研究，是与比利时微电子研究中心的核心 CMOS 计画之关键合作伙伴一起进行，其中包含格罗方德、华为、Intel、美光、高通、叁星、SK 海力士、Sony 以及台积电。

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码