台积电：预计2022年完成5纳米系统整合单芯片开发

台积电：预计2022年完成5纳米系统整合单芯片开发

9月23日，台积电先进封装技术暨服务副总经理廖德堆在国际半导体产业协会（SEMI）举办的线上高科技智慧制造论坛上透露，台积电2020年制程技术已发展至5纳米，预计在2022年完成5纳米的SoIC开发。

随着芯片先进制程技术朝3纳米或以下推进时，具有先进封装的小芯片概念，已成为必要的解决方案。

台积电先进封装采用系统整合单芯片（System-on-Integrated-Chips，SoIC），提供以5纳米以下为核心的小芯片（Chiplet）的整合解决方案。

据介绍，台积电正在打造创新的3D Fabric先进封测制造基地，将3座厂房所组成。

廖德堆表示，台积电的3D Fabric先进封测制造基地包括先进测试、SoIC和2.5D先进封装（InFO、CoWoS）厂房；其中的SoIC厂房将于今年导入机台，2.5D先进封装厂房预计明年完成。

廖德堆表示，台积电已建构完整的3D Fabric生态系，包含基板、记忆体、封装设备、材料等。他强调，台积电主要提供客户的价值是上市时间及品质。

台媒报道称，目前台积电为苹果代工用于iPhone 13 A15处理器，正是采用台积电为苹果打造的5纳米强化版（N5P）制程，台积电即靠领先全球的3D Fabric平台，提供苹果从芯片制程到测试再到后段封装的整合解决方案。