利用串行RapidIO实现FPGA协处理
来源：电子工程世界 作者：—— 时间：2010-03-26 07:00
串行RapidIO (SRIO)协议标准可轻松满足以上大部分要求，甚至超出这些要求的标准因此，串行RapidIO已成为无线通信基础设备中用于数据层(data plane)互连的主流连接技术SRIO网络建立在两个“基本模块”基础之上：端点设备(Endpoint)和交换设备(Switch)端点设备负责收发数据包，交换设备负责在端口之间传递数据包，但不负责数据包的解释图2给出了SRIO网络的构建模块。
图2：SRIO网络的构建模块
按规范定义，串行RapidIO有用3层架构，如图3所示。
图3：SRIO架构
其中包含：
物理层——负责描述器件级接口规范，例如分组传输机制、流量控制、电特性以及低级错误管理。
传输层——为在不同端点设备之间传送分组提供路由信息交换设备以基于器件的路由方式工作于传输层。
逻辑层——定义总体的协议和分组格式每个分组最多包含256字节的载荷事务通过Load、Store或DMA操作来访问大小为34/50/66比特的地址空间。
SRIO有多种优点一个运行于3.125 Gbps的4通道SRIO链路能在完全保持数据完整性的前提下提供10 Gbps的流量SRIO与微处理器总线类似，它在硬件中完成存储器和器件寻址以及分组处理这不但大大降低了用于I/O处理的开销，减小了延迟，也增大了其相对于其他总线接口的系统带宽但与大多数其他总线接口不同的是，SRIO接口的引脚数很少，而且其基于高速串行链路的可调整带宽可在1.25 - 3.125 Gbps范围内调整图4为SRIO规范的图解。
图4：SRIO规范
