利用串行RapidIO实现FPGA协处理

利用串行RapidIO实现FPGA协处理

Xilinx Virtex-5 FPGA在该系统中就可用作其他DSP器件的协处理器如果用SRIO进行数据互连，这整套DSP系统方案还可轻松实现调整这样的方案具备可扩展性，适应未来的发展，而且还能以多种外形尺寸实现。
　　
　　当需要强大DSP功能的应用还需要进行快速大量的复杂运算或数据处理时，可以将这些处理任务卸载至x86 CPU中去运行Xilinx Virtex-5 FPGA允许对PCIe子系统和SRIO结构进行桥接，从而实现高效的功能卸载。
　　
　　3. 基带处理系统
　　
　　随着3G网络快速成熟，OEM厂商将会采用新的外形尺寸的器件和设备来减少容量和覆盖方面的问题，使用SRIO并基于FPGA的DSP架构正是应对此类挑战的绝佳方案传统DSP系统也可重新调整为这种快速低功耗的基于FPGA的结构，以便充分利用FPGA的可调整性优势。
　　
　　在此类系统中，如图8所示，FPGA可以在满足天线业务线速处理要求的同时通过SRIO为其他系统资源提供连接而由于串行RapidIO协议提供的速度和带宽均很高，所以那些内部固有低速并行连接的现存传统DSP应用要移植到这类系统中也很简单。

　　图8：基带处理

　　本文小结
　　
　　串行RapidIO正在越来越多的新应用中崭露头角，特别是在采用DSP的有线和无线应用中在Xilinx器件中实现串行RapidIO主要有以下优势：
　　
　　1. Xilinx提供了完整的SRIO端点方案；
　　
　　2. 可利用同样的软、硬件结构，通过灵活的调整，实现不同类型的产品；
　　
　　3. 由于Xilinx器件采用了新型GTP收发机和65nm 技术，因此功耗很低；
　　
　　4. 通过CoreGen GUI 可实现方便的可配置性和灵活性；
　　
　　5. 由于业界领先的厂商都有器件支持SRIO连接，因而硬件互通性有保证；
　　
　　6. 可通过使用PCIe和TEMAC等集成IO模块实现系统集成，从而降低系统整体成本。