低功耗多电源多地电压多米诺电路

低功耗多电源多地电压多米诺电路

       本文分析了四种电路结构的多米诺门：第一种结构是最基本的，即未采用任何优化方法的多米诺结构；第二种是采用多电源电压技术但不采用共阱工艺的多米诺结构；第三种是采用多电源电压技术并采用共阱工艺的多米诺结构；第四种是采用共阱工艺的多电源和多地电压技术的多米诺结构。仿真结果如图4和图5所示，图中的功耗和面积数值分别以第一种结构的多米诺门的功耗和面积进行了归一化。

       图4显示出了不同多米诺门的功耗特性。由图4可以看出，多电源电压多米诺结构比传统多米诺结构的功耗减少了16%；采用共阱工艺的多电源电压多米诺结构比未采用共阱工艺的结构产生的功耗略小，这主要是MOS管反偏的结果；而多电源电压多地共阱结构则比传统结构的功耗减少了25%以上，比只采用了多电源电压结构的多米诺电路功耗减小了13％，这说明多电源电压多地共阱结构具有最优的功耗特性。

       四种结构的多米诺门的面积比较图如图5所示。从图中可以看出，对于 OR2门和AND2门，由于电路结构较简单，第二种结构采用多地电压技术而未采用共阱技术，大大增加了电路的版图面积，版图面积最大；对于OR4、OR8、MUX2和MUX4门，其下拉网络拓朴结构较复杂，受其影响，共阱技术作用减小，而且多电源和多地电压技术的应用，大大影响了电路速度。为了使这些门与其他门具有相同的延迟时间，下拉网络晶体管尺寸增大，增大的版图面积超过了共阱技术节约的面积，所以第四种结构版图面积最大。另外，无论哪种多米诺门，第三种结构的版图面积均小于第二种结构，这说明，在多电源电压多米诺门中，应用共阱技术能有效地节约版图面积。

       本文在多电源电压技术的基础上，提出了采用共阱工艺实现的多电源多地电压多米诺电路结构，分别采用Cadence的Spectre仿真工具和Chartered 0.35 m标准工艺库对电路性能进行了仿真和验证。结果表明，在500 MHz频率以及相同的速度下，多电源多地电压多米诺电路比传统的多米诺电路的功耗减少了25%左右。对于应用多电源电压的多米诺门，共阱技术适用于所有门；对于应用多电源和多地电压的多米诺门，共阱技术只适用于较少输入的简单门。