基于FPGA的高速大容量FLASH存储设备设计
来源:ofweek 作者:—— 时间:2012-03-07 15:18
页编程:器件的编程以页为单位,但在一个页编程周期中允许对部分页(一个或连续的多个字节)编程。一个页编程周期由串行数据加载阶段和紧随的编程阶段组成。在数据加载阶段,数据被加载到数据寄存器中;在编程阶段,已加载的数据写入实际的存储单元,编程典型时间为200μs.
页读:器件在上电时,就被初始化为读模式,此时可以不写00h命令,直接写入地址和30h命令即可。有两种类型的读,分别是随机读和顺序页读。由于设计存储时
是基于整个页操作,所以读命令使用顺序页读。命令打入后经过最多20μs的时间,数据则会从选择的页传到数据寄存器中。
块擦除:器件的擦除操作是以块为单位的。块地址加载由擦除建立命令60h启动,然后输入确认命令D0h,执行内部擦除过程。这一先建立再执行的两步命令时序,确保了存储内容不会由外部的干扰而意外擦除,擦除时间典型值为1.5ms.
3、系统调试
电路通过模拟接受一组实时串行数据,经过FPGA串行数据转换为并行数据,并且存储到FLASH;再与主机通信读回存储在FLASH中的数据,它已经可以稳定的工作在180Mbytes/s的存储速度,满足了所需的机载实验要求。USB芯片工作在从方式(SlaveFIFO模式),由FPGA控制芯片的读写,同步传输数据。实测中通过USB回放数据的速度为15Mbytes/s。
4、结论
本文设计了基于FPGA和FLASH存储测试系统,使FPGA与FLASH各自的优点得到了有效的发挥:本文作者创新点:RS-422电平传输串行数据,通过FPGA把串行数据转化为并行数据存储到高速大容量的FLASH的存储系统的具体设计和实施,在保证系统工作性能的情况下简化了系统设计,并验证了系统设计方案的正确性和可行性,为进一步工程化实现打下了良好的基础,具有一定的工程应用价值。
下一篇:单片机系统中的汉字显示解决方案
- •【会议议程】12月19-21日2022(十四届)传感器与MEMS产业化技术国际研讨会(暨成果展)佛山南海瞻云酒店召开2022-12-16
- •FORESEE XP1000 PCIe SSD开启Gen3后时代发展之路2021-08-02
- •FORESEE工规级SSD应用宽温技术,加速智能工业场景落地2021-07-21
- •基于J750EX测试系统的SRAM VDSR32M32测试技术研究2017-09-05
- •Vishay检查表: 采用安规电容防止过载的12点注意事项2017-07-28
- •汽车系统的USB供电2017-06-08
- •适用于 FPGA、GPU 和 ASIC 系统的电源管理2017-05-11
- •一文读懂SPI串行外设接口2017-04-27
- •TLV3501滞回比较器电路设计2017-04-14
- •ZigBee无线呼叫系统硬件电路2017-04-05