本土IC厂商生存空间令人堪忧
近来中国IC市场的最重磅新闻要属“大小M”——台湾联发科(MTK)和晨星半导体（MStar）宣布合并。“M兄弟”的联手对已跨入“1亿美元俱乐部”
的少数刚崛起的大陆本土IC设计公司带来很大的竞争压力，而原本就缺资金、缺平台、缺资源的本土小型和微型IC厂商的生存空间更加令人堪忧。
正如富士通半导体ASIC/COT业务市场部副经理刘哲女士在不久前“IC 制造和设计”论坛上指出的，“现在中国的IC设计公司大概有300多家，营业额在10M美金以上的可能不到10%，在100M美金以上的可能不到10家，
总体来讲中国IC设计产业还不是很健全，同质竞争严重，缺乏创新。我研究了一下过去5年中统计的中国十大公司，发现5年都能上榜的大概只有5家，市场的优 胜劣汰十分激烈。”那么本土IC设计业如何能够更好地在市场立足，在如此激烈的竞争中生存，并且不断的壮大自己？
刘哲及富士通半导体IP 平台解决方案事业部副总经理安佛英明先生针对这个话题在论坛做了题为“富士通半导体SoC设计和芯片代工解决方案”的演讲，分析了目前中国本土IC设计业 在SoC设计中所面临的挑战和应对方法，并宣布了富士通半导体为中小型IC设计公司量身定制的55nm最新设计和制造服务解决方案从7月开始提供PDK和 library给客户进行设计。
SoC设计挑战分析“目前业界在SoC设计上遇到的挑战最关键有两点：一是Time- to-Market，二是cost。迎接这个挑战就要从——工艺制程（Process）、IP、设计三个方面下工夫。选择正确的工艺，有竞争力的IP及先 进的设计方法是SoC成功的关键。” 刘哲简洁明了地概括了SoC设计的成功之道。
她特别强调了所谓正确的工艺制程并不是指最先进的工艺制程，而是最有性价比的，符合中国本土IC公司承受能力的，既能够保证产品上市时间又降低成本的合适工艺制程。那么到底什么才是中国本土IC设计真正需要的工艺制程呢？
55nm——中国IC设计真正之“渴”如 今的消费类电子市场竞争已经进入白热化阶段，客户的需求、竞争对手的挑战都使得中国本土IC设计公司面临巨大的生存压力。另一方面，摩尔定律面临极限挑 战，高端工艺因其高昂的前期投入成为中小设计公司可望而不可即的奢侈品。
此外，低功耗的要求促使芯片设计者不得不追逐最新的40nm和28nm工艺，但这 意味着巨大的风险和投入，无论是工艺还是IP的投入和成熟度都在一定程度上阻碍了许多想法最终转变成硅片。
从2010年开始，中国开始出现越来越多的40nm设计，其中不乏几千万门级的智能终端IC。但40nm工艺超过百万美元的一次NRE费用着实让中国本土IC公司“伤不起”，加上IP方面不菲的投资以及整合验证，使得项目风险很大。如 何以更低的投入最大化地利用主流的且成熟的65nm工艺去设计产品是业界很多公司都在寻求的目标。
富士通半导体ASIC/COT业务部最新推出的两套创新 的55nm工艺制程CS250L和CS250S引起与会业内人士的高度关注，他们可帮助中国便携消费类终端IC设计公司以65nm的成本水平实现功耗大幅 降低、性能堪比40nm工艺的设计，对成本、上市时间和功耗极其敏感的消费终端ASIC设计意义重大。
CS250L和CS250S的推出可以说恰逢其时，使得中国消费电子IC厂商又多了一种选择，可不用急于往40nm节点冒进，在实现接近功耗的同时不仅能保护现有在65nm上的IP投资，而且NRE的费用仍像65nm一样处于能承受的水平，因此非常适合中国的国情。使65nm IP可直接用于55nm工艺“模 拟IP是通往真实世界的接口，但是大家都知道模拟IP的使用和工艺制程是非常相关的，比如一个IP在65nm的工艺制程下能用，可是到了55nm的时候就 要换基于55nm工艺的IP了。
富士通半导体解决了这个问题，凭借我们在模拟IP方面多年的技术积累，我们的65nm工艺IP可以直接用于55nm工艺 中，这就极大地保护了客户投资。” 刘哲表示。“另外，从晶圆代工、IP授权、设计服务以及封装测试，富士通半导体强调的是一站式增值设计服务，可将客户的成本、风险、上市时间降至最低。” 她补充道。
富士通半导体的上述两套全新55nm工艺是基于65nm技术而开发，可使客户保护以往的投资。其中CS250L是基于对现有 65nm后端工艺而优化的全新标准单元、SRAM，可使整体功耗降低20%，芯片面积则节省15%左右。最大的特点是全套65nm IP不需要重新做移植，GDSII网表可以直接使用。图3展示了CS250L的关键优势。
以55nm工艺提供接近40nm的功耗以55nm工艺提供接近40nm的功耗，同时还不会降低性能，理论上讲这似乎不太可能。不过富士通半导体和美国SuVolta公司合作开发的新制程CS250S使得“Half the POWER，All the Performance”变成现实。
正如富士通半导体ASIC/COT业务市场部副经理刘哲女士在不久前“IC 制造和设计”论坛上指出的，“现在中国的IC设计公司大概有300多家，营业额在10M美金以上的可能不到10%，在100M美金以上的可能不到10家，
总体来讲中国IC设计产业还不是很健全，同质竞争严重，缺乏创新。我研究了一下过去5年中统计的中国十大公司，发现5年都能上榜的大概只有5家，市场的优 胜劣汰十分激烈。”那么本土IC设计业如何能够更好地在市场立足，在如此激烈的竞争中生存，并且不断的壮大自己？
刘哲及富士通半导体IP 平台解决方案事业部副总经理安佛英明先生针对这个话题在论坛做了题为“富士通半导体SoC设计和芯片代工解决方案”的演讲，分析了目前中国本土IC设计业 在SoC设计中所面临的挑战和应对方法，并宣布了富士通半导体为中小型IC设计公司量身定制的55nm最新设计和制造服务解决方案从7月开始提供PDK和 library给客户进行设计。
SoC设计挑战分析“目前业界在SoC设计上遇到的挑战最关键有两点：一是Time- to-Market，二是cost。迎接这个挑战就要从——工艺制程（Process）、IP、设计三个方面下工夫。选择正确的工艺，有竞争力的IP及先 进的设计方法是SoC成功的关键。” 刘哲简洁明了地概括了SoC设计的成功之道。
她特别强调了所谓正确的工艺制程并不是指最先进的工艺制程，而是最有性价比的，符合中国本土IC公司承受能力的，既能够保证产品上市时间又降低成本的合适工艺制程。那么到底什么才是中国本土IC设计真正需要的工艺制程呢？
55nm——中国IC设计真正之“渴”如 今的消费类电子市场竞争已经进入白热化阶段，客户的需求、竞争对手的挑战都使得中国本土IC设计公司面临巨大的生存压力。另一方面，摩尔定律面临极限挑 战，高端工艺因其高昂的前期投入成为中小设计公司可望而不可即的奢侈品。
此外，低功耗的要求促使芯片设计者不得不追逐最新的40nm和28nm工艺，但这 意味着巨大的风险和投入，无论是工艺还是IP的投入和成熟度都在一定程度上阻碍了许多想法最终转变成硅片。
从2010年开始，中国开始出现越来越多的40nm设计，其中不乏几千万门级的智能终端IC。但40nm工艺超过百万美元的一次NRE费用着实让中国本土IC公司“伤不起”，加上IP方面不菲的投资以及整合验证，使得项目风险很大。如 何以更低的投入最大化地利用主流的且成熟的65nm工艺去设计产品是业界很多公司都在寻求的目标。
富士通半导体ASIC/COT业务部最新推出的两套创新 的55nm工艺制程CS250L和CS250S引起与会业内人士的高度关注，他们可帮助中国便携消费类终端IC设计公司以65nm的成本水平实现功耗大幅 降低、性能堪比40nm工艺的设计，对成本、上市时间和功耗极其敏感的消费终端ASIC设计意义重大。
CS250L和CS250S的推出可以说恰逢其时，使得中国消费电子IC厂商又多了一种选择，可不用急于往40nm节点冒进，在实现接近功耗的同时不仅能保护现有在65nm上的IP投资，而且NRE的费用仍像65nm一样处于能承受的水平，因此非常适合中国的国情。使65nm IP可直接用于55nm工艺“模 拟IP是通往真实世界的接口，但是大家都知道模拟IP的使用和工艺制程是非常相关的，比如一个IP在65nm的工艺制程下能用，可是到了55nm的时候就 要换基于55nm工艺的IP了。
富士通半导体解决了这个问题，凭借我们在模拟IP方面多年的技术积累，我们的65nm工艺IP可以直接用于55nm工艺 中，这就极大地保护了客户投资。” 刘哲表示。“另外，从晶圆代工、IP授权、设计服务以及封装测试，富士通半导体强调的是一站式增值设计服务，可将客户的成本、风险、上市时间降至最低。” 她补充道。
富士通半导体的上述两套全新55nm工艺是基于65nm技术而开发，可使客户保护以往的投资。其中CS250L是基于对现有 65nm后端工艺而优化的全新标准单元、SRAM，可使整体功耗降低20%，芯片面积则节省15%左右。最大的特点是全套65nm IP不需要重新做移植，GDSII网表可以直接使用。图3展示了CS250L的关键优势。
以55nm工艺提供接近40nm的功耗以55nm工艺提供接近40nm的功耗，同时还不会降低性能，理论上讲这似乎不太可能。不过富士通半导体和美国SuVolta公司合作开发的新制程CS250S使得“Half the POWER，All the Performance”变成现实。