三星制程工艺线路图：3nm工艺采用全新结构

三星制程工艺线路图：3nm工艺采用全新结构

　　三星在NAND、DRAM两大存储芯片上已经是世界第一，下一步的重点是逻辑工艺，三星新设立了工艺研发中心以加强代工业务，不过吸引客户的关键则是三星能否及时推出各种先进的制造工艺。2017年的三星代工论坛上，三星宣布了包括8nm、6nm及5nm、4nm工艺在内的一系列新工艺，今天三星又宣布新的工艺路线图，三星调整了一些工艺进展，表示7nm EUV工艺将在今年下半年问世，并首次公布了3nm GAAE/GAAP工艺，明确将使用新一代晶体管结构。

　　三星的工艺路线图更新如下：

　　·7nm LPP(7nm Low Power Plus)：三星首款使用EUV光刻工艺的半导体工艺技术，预计今年下半年投入生产，关键IP核心正在开发中，预计2019年上半年完成。

　　·5nm LPE(5nm Low Power Early)：通过7nm LPP工艺的创新，5nm LPE工艺将带来更高的面积缩放以及超低功耗优势。

　　·4nm LPE/LPP(Low Power Early/Low Power Plus)：高度成熟的FinFET工艺将一直用到4nm节点，作为最新一代FinFET工艺，通过吸收5nm工艺的优势，4nm 将提供更小的cell单元、更高的性能以及更快达到量产水平的良率。

　　·3nm GAAE/GAAP(3nm Gate-All-Around Early/Plus)：4nm之后三星将推出3nm工艺，该工艺节点将使用全新的架构，为了克服FinFET工艺的物理缩放以及性能限制等问题，三星开发了独一无二的GAA技术，通过使用纳米片设备制造出了MBCFET(Multi-Bridge-Channel FET，多桥-通道场效应管)。增强栅极控制之后，3nm节点工艺的性能将会明显提升。

　　此外，针对HPC高性能计算，三星还能提供从7nm LPP工艺到2.5D/3D异构封装的100+Gbps网络等等IP核心。

　　与去年的工艺路线图相比，8nm、6nm工艺没了踪影，不确定三星是没提还是直接跳过了，考虑到与台积电竞争7nm工艺的重要性，三星跳过某些工艺节点也是正常的。从现在公布的结果来看，三星的7nm EUV工艺明显加速了，今年下半年就能投产，虽然相关的IP核心要到明年初才能问世，不过台积电以及GF的7nm EUV工艺都是预定明年才量产的，至于英特尔那就更遥远了，10nm到明年底才能量产。

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码