三星电子：面向未来AI布局的晶圆代工生态系统-华强资讯-华强电子网

三星电子：面向未来AI布局的晶圆代工生态系统

来源：华强电子网 作者：时间：2020-07-10 16:52

7月10日，在由本次会议上海市浦东新区科技和经济委员会、上海张江高科技园区开发股份有限公司和芯原微电子（上海）股份有限公司（芯原股份）共同承办的2020世界人工智能大会云端峰会“人工智能芯片创新主题论坛”上，三星电子高级副总裁MoonSoo Kang压轴重点介绍了三星布局未来AI产品的晶圆代工生态系统。三星电子是目前全球排名第二的晶圆代工厂，且同时拥有FinFET和FD-SOI两种先进工艺产线MoonSoo Kang表示，芯片定制化是AI计算的未来，三星可为AI芯片提供从工艺技术到IP和设计方法等的一揽子解决方案。

芯片定制化是AI计算的未来

众所周知，人工智能正在迅速改变着世界。但人工智能解决方案才刚刚开始，并且具有巨大的成长潜力。即使在人工智能的初期，人工智能也已经以许多不同方式渗透到我们生活的各个角落。从超大规模数据中心到我们的家庭和汽车，再到我们个人化的设备，如移动电话和可穿戴设备，我们可以发现不同规模的多样化的人工智能应用程序。

这些多样化的AI应用程序需要多样化的计算需求和技术要求，同时面临着不同的边界条件和需要克服的技术障碍，没有单一的解决方案能满足所有的需求，因此，为给定类型的AI应用程序提供它所需要的正确的计算解决方案是非常重要的，Moonsoo Kang表示。

显然，计算能力本身对于实现人工智能是至关重要的，AI的计算架构一直在进化发展，通用CPU是用于AI应用领域的最灵活的计算解决方案，但是，它并没有针对AI应用领域所需的计算操作进行特别优化，接下来，GPU在AI类型应用中变得非常流行，因为它们在处理AI类型计算方面具有更高的效率，现在，通过定制设计的AI处理器(custom-designed AI processors)可以实现更高的计算效率，我们相信这是AI计算的未来。

上图可以看到通用CPU占据当今数据中心推理(Inference)应用市场的主导地位，但预计到2025年，定制AI芯片将占据将近一半的市场份额。另一方面，在数据中心的培训(Training)应用市场目前是完全由GPU主导但是到2025年，这个市场上最重要的解决方案将是定制AI芯片，硅片技术的最新趋势，这也许对AI应用很重要，是异质整合(heterogeneous Integration)，这与半导体行业的传统方向——也就是越来越多的内容集成到单个芯片中的方向截然相反，这种趋势是由于下面几个事实：

首先，高端制程的逻辑工艺变得越来越昂贵。先进工艺的硅片制造成本越来越高，而先进技术节点的芯片设计成本也随之迅速增加；其次，并非设计的所有部分都以相同的方式体验高级技术节点的好处，例如，模拟设计不会随着先进技术节点的发展而缩小，考虑到更高的晶圆成本，采用先进技术节点的模拟零件变得越来越昂贵，由于这个原因，分解的想法变得很流行，单个芯片可以分为多个小芯片(Chiplet)，这些小芯片可以组装在中介层(Interposer)的顶部或多芯片封装模块中，当然，这个想法需要克服很多技术和经济上的障碍，但这正在成为不可否认的趋势，至少在某些细分市场中是这样。

三星晶圆代工生态系统布局未来AI产品

在AI行业的计算架构和硅解决方案中已经发生的和正在发生的变化，那么Samsung Foundry能将提供什么样的工艺，IP和封装方案来帮助AI行业呢？

l Foundry的工艺技术

Samsung Foundry在成功开发硅片先进制程技术方面拥有悠久的历史，Moonsoo Kang介绍到，我们在Foundry行业中率先在32/28nm工艺上引进了High-K金属栅极技术，然后又领先推出第一款采用FinFET晶体管结构的14nm工艺，第一款EUV光罩技术的量产又在我们的7nm技术上实现。而且，创新不止于此，我们在3nm技术中引进了世界上第一个全环栅极晶体管技术(Gate-all-around transistor)。除了主流技术节点开发外，我们还拥有特殊工艺技术来提供差别化的解决方案，我们开发了28nm FD-SOI工艺并提供了嵌入式非易失性存储器解决方案, 包括eFlash和eMRAM。并且我们正在18nm节点上开发第二代FD-SOI技术，Samsung Foundry的下一个重要目标是GAA，全环栅极晶体管技术，硅晶体管已从平面(Planar)演变到立体的FinFET，来实现更好的面积和电压减缩，现在，为了进一步改善FinFET并克服FinFET的短通道效应，我们正在引入一种称为全环栅极的新型晶体管架构，借助这项新技术，我们可以进一步降低晶体管的工作电压，从而实现更节能的计算，这对于AI应用至关重要。

同样，对于GAA器件，器件宽度会随着纳米片(Nano sheet)通道的垂直堆叠的增加而增加，因此可以实现速度增强而不会造成面积损失，这项技术将在较小的硅片面积中实现更少的能耗和更多的计算能力，作为差别化的技术开发，我们在FD-SOI工艺提供eNVM解决方案，以实现最终的低功耗应用。

人工智能的应用范围很广，随着AI应用进入我们的日常生活，在终端点附近或边缘AI进行处理正变得越来越普遍并变得越来越重要。对于此类应用，获得每功率更多的性能以及总功耗极为重要，我们的FD-SOI技术为节能解决方案提供了平台。

并且，借助嵌入式非易失性存储器(如eFlash和eMRAM)，有可能实现模拟类型的内存计算，与传统的基于数字逻辑的计算架构相比，其功耗更低，面积更小，处理速度更快。

l IP设计

以上是Samsung Foundry的工艺技术，但是，仅靠硅制程技术不能提供出色的芯片，要设计具有竞争力的芯片，需要优秀的设计IP。Moonsoo Kang表示，Samsung Foundry可提供全套的设计IP来支持AI和HPC应用以及移动应用，我们提供各种内存接口IP，例如HBM2/2e，GDDR6，DDR5/4和LPDDR5/4，最高速度可达112G的Serdes IP，高速接口(例如PCIe，MIPI和USB)以及Die-to-die接口串行和并行类型。这些IP由我们的IP合作伙伴或Samsung Foundry内部开发，并经过所有测试和硅验证。

接下来是我们的高速存储器和Serdes IP的更多技术细节。这些在设计AI类型计算解决方案中显得非常重要，我们已经有HBM2/2e IP，HBM3 IP正在开发中，下图右上方显示了高达112G的Serdes IP，左下方显示了用于经济高效的高带宽解决方案的GDDR6 IP，芯片到芯片(Die-to-die) IP是异质整合的重要组成部分，有串行和并行两种类型。

l 封装技术

随着异质整合，封装技术正成为关键的推动技术。Samsung Foundry提供并继续开发各种针对AI产品优化的封装解决方案，Moonsoo Kang表示，我们提供使用硅片和RDL中介层(interposer)连接逻辑和高带宽存储器或逻辑和逻辑芯片的2.5D水平方向集成解决方案，我们的2.5D集成解决方案从4HBM集成将进一步扩展到6和多于8个HBM集成。

我们还提供3D-TSV芯片堆叠集成解决方案，其中一个芯片位于另一个芯片的顶部，以实现极高的带宽，随着焊盘间距小至10um, 3D集成解决方案将进一步扩展到晶圆对晶圆键合和芯片对晶圆技术。

AI应用领域的一个重要方面，尤其是对于耗电量巨大的数据中心类型的AI产品而言，是高功耗，因此需要提供优秀的电源完整性(PI)解决方案，随着计算能力的提高，开关噪声或功率纹波成为关键问题。

Moonsoo Kang表示，作为一种解决方案，晶体管附近的高密度硅电容器可以减少电源噪声并提高PI，Samsung Foundry提供了各种电容器解决方案来帮助增强PI，具有高电容密度的集成堆栈电容器(Integrated Stack Capacitor)可以集成在硅片中介层内部或作为分立芯片，集成的堆栈电容器可以显著改善输电网络的峰值阻抗和电压降如下图所示。我们还提供MIM(金属绝缘体金属)电容器和EPS(嵌入式无源基板)，以进一步增强电源完整性。

最后，以上谈到的Samsung Foundry的硅工艺技术，设计IP和封装这些技术组件不只是作为离散组件提供，它们是一个完整且客户友好的生态系统，简称为SAFE，称为Samsung Advanced Foundry Ecosystem，可提供“一站式”解决方案。Moonsoo Kang分享与重要客户百度的成功合作经验。百度使用SAFE平台成功开发了同类最佳的AI加速器芯片，该产品采用了Samsung Foundry的14nm逻辑工艺，SAFE可靠的IP解决方案和设计方法，和HBM一起构建在2.5D硅片中介层PKG。