台积电、安谋合作 纳入Cortex A50系列

台积电、安谋合作 纳入Cortex A50系列

       矽智财大厂英商安谋（ARM）及台积电扩大合作，安谋针对台积电28纳米HPM制程，推出以ARMv8指令集为架构的Cortex-A57与Cortex-A53处理器优化套件矽智财（POPIP）解决方案，并同时发布针对台积电16纳米鳍式场效晶体管（FinFET）制程技术的POPIP产品蓝图。

       处理器优化套件（POP）技术是ARM全面实作策略中不可或缺的关键要素，能使ARM的合作伙伴得以突破功耗、性能与面积最佳化等限制，迅速地完成双核与四核的实作。此外，这项技术还能协助以Cortex处理器为基础的系统单芯片（SoC）进行实作最佳化、降低开发风险、并缩短产品上市的时程。

       Cortex-A57与Cortex-A53处理器，均属于64位元ARM架构处理器，可独立使用或互相搭配成大小核（big.LITTLE）处理器组合，以达到最佳的性能和功耗效率。多家率先获得ARM授权，并且采用28纳米HPM制程Cortex-A57POPIP的合作伙伴，已经开始进行设计实作。

       此外，针对16纳米FinFET制程技术的Cortex-A57与Cortex-A53POPIP解决方案，也将在2013年第4季度开放授权。

       现有的台积电28纳米HPM制程解决方案产品组合，包括Cortex-A7、Cortex-A9、Cortex-A15、ARMMali-T624至Mali-T678图形处理器，将在全新的POPIP产品加入后而更臻完备。

       目前，ARM的合作伙伴已经将采用POPIP技术的系统单芯片出货到市场上，这些系统单芯片正被应用于行动游戏、数码电视、机上盒、行动运算、智能手机等领域。

       安谋表示，POPIP技术具备了实现ARM处理器实作最佳化的三大要件。首先，它包含了专门为ARM核心与制程技术调整过的Artisan实体IP逻辑库和高速快取存储器。这项实体IP的开发是透过ARM的实作经验与处理器设计工程师紧密合作的结果。

       第二部分是全面标竿测试报告，它记录了ARM核心实作所需的确切条件和产生结果。最后一部分是详细的实作说明，包括一份使用指南、芯片平面图规划、程序档以及设计工具，详细记录了为了达成目标所采用的方法，以确保终端客户可快速地在最低风险之下达到相同的实作结果。

       POPIP产品现在可支持40纳米至28纳米的制程技术，16纳米制程技术也已纳入未来产品蓝图，可广泛应用于各类Cortex-A系列处理器和Mali绘图处理器产品。