FinFET工艺之后 晶体管技术何去何从？

FinFET工艺之后 晶体管技术何去何从？

　　什么是环栅结构

　　在7nm以下，FinFET的结构变得有点冒险Howard说。未来有潜力的器件中会采用环栅结构，使我们有可能在7nm以下节点时再延伸几代。

　　然后，到5nm时，产业可能延伸采用高迁移率的FinFET。另一种选择是建立一个量子阱的FinFET器件。但是在许多场合可能是下一代的III-V族的FinFET。Howard说在量子阱的FinFET中，组成器件的一个阱把载流子限制在内。从学术的角度来看量子阱是十分有趣的。

　　根据IBM的说法，由于在FinFET中鳍的宽度才5nm，沟道宽度的变化可能会导致不良的VT的变化和迁移率损失。一个有前途的选择，采用环栅的FET可以规避此问题。环栅FET是一种多栅的结构，其中栅极是放置在一个沟道的四周。基本上是一个硅纳米线被栅极包围。这就是你的晶体管，它看起来不同，但实际上仍是有一个源，一个漏和一个栅极。

　　格罗方德的高级技术会员AnChen说采用环栅结构有一些优点和缺点，但是我认为很有前途。虽然栅极的四周有更好的静电场，但是也有一些制造工艺的问题。

　　环栅FET工艺制造困难，以及昂贵。它的复杂性有一例，IBM最近描述了一个用硅纳米线环栅的MOSFET，它实现了约30nm的纳米线间距和缩小的栅极间距为60nm。这个器件有一个有效的12.8nm纳米线。

　　在IBM的环栅极制造工艺中，两个landingpads(着陆垫)形成于基板。纳米线的形成和水平方向悬浮在着陆垫上。然后，图案化的垂直栅极在悬浮的纳米线上。这样的工艺使多个栅极构成在共同的悬浮区上。

　　根据IBM说，形成间隔后，然后在栅极的以外区域切断硅纳米线，再在间隔的边缘在原位进行掺杂的硅外延生长，在间隔边缘的硅纳米线其横截面就显出来。最后用传统的自对准镍基硅化物作接触和铜互连完成器件的制作。

　　环栅结构也有其他的作法。例如，新加坡国立大学，Soitec和法国LETI最近描述一个Ge的环栅纳米线pFET。宽度为3.5nm纳米线，该器件还与相变材料Ge2Sb2Te5(GST)集成一体，作为一个线性的stressor，从而提高它的迁移率。

　　与此同时，英特尔正在作不同的环栅结构。

　　Intel的Mayberry说，直径约6nm，我们可以做得更小些。它是由许多不同的材料作成，采用原子层精密生长在一个3D空间中。所以相当困难进行量产。这是一个尚未解决的问题，我们正在研究。