FinFET工艺之后 晶体管技术何去何从?
来源:华强电子网 作者:—— 时间:2014-02-27 09:27
其它的选择
环栅结构不是唯一的选择。我们的工作还表明,量子阱的FinFET也有相当的静电的优势。IMEC的逻辑程序经理AaronThean说。实际上,量子阱是一种绝缘的概念,量子阱可被用来防止泄漏。
最近,IMEC,格罗方德和三星演示了一种量子阱的FinFET。它们采用鳍的替换工艺,引变材料Ge基沟道PFET。你可以作一个量子阱器件用III-V族,也可以不用锗,甚至不用硅及硅锗。
量子阱器件的另一种形式是采用FDSOI工艺,其中硅作为一个阱及氧化物作为阻挡层。IBM的顾问AliKhakifirooz说,我的观点是在7nm时仍然可在SOI上用内置形变方式形成一个Si和SiGeFinFET。
IBM也正在进行的另一种技术,称为“积极缩小的应变硅直接在绝缘体上(SSDOI)的FinFET。在这项技术中,硅片有一个键合氧化物的应变硅层。FDSOI技术据猜测可能比体硅更容易加工制造,但是衬底是更昂贵和基础设施条件还不够成熟。
事实上,每一种下一代晶体管的候选者都需有不同的平衡,作出选择是困难与复杂的。IBM的AliKhakifirooz认为我个人对III-V族作为MOSFET沟道中硅的替代材料表示极大关注。相比FinFET环栅的四周有更好的静电场。环栅极可以扩展到更短的LG沟道长度,但也有一些挑战。例如,如果环栅极是用本体硅衬底,它需要一些技巧用来隔离栅与基板,而没有电容的惩罚。
还有其他的,也许更重要的,但是要仔细权衡。事实上,许多人都在作环栅工艺。无论我们看到它在7nm或5nm生产是另外的事。你或许需要,或需并不要环栅极。我们需要对于这个问题的回答首先来自电路设计人员,然后才是技术专家。
- •台积电N3E进展顺利,量产节点有望提前至2023年Q22022-03-08
- •Ampleon发布增强性能的第3代碳化硅基氮化镓晶体管2022-02-23
- •东芝发布旗下首款200V晶体管输出车载光耦2021-11-18
- •日本台湾合作开发新型晶体管结构,助力2nm技术2021-03-09
- •台积电5nm晶体管增加1.8倍,对手仅增2成2019-10-22
- •5nm工艺提高70%晶体管密度?传骁龙875将重回台积电怀抱2019-09-16
- •赛灵思发布世界最大FPGA芯片:350亿晶体管2019-08-22
- •台积电高管:摩尔定律没消亡 可增加晶体管密度2019-08-19
- •新型垂直有机晶体管,有望减少折叠手机成本 2019-07-17
- •重磅消息!我国科学家发明新的单晶体管逻辑结构2019-05-30