争抢1xnm代工商机 晶圆厂决战FinFET制程

争抢1xnm代工商机 晶圆厂决战FinFET制程

抢先台积电/联电　格罗方德冲刺10奈米制程

       不仅台积电和联电两大晶圆代工元老正以迥异的营运策略，加紧部署FinFET产线，甫成军4年的格罗方德亦全力推动FinFET量产方案，并计划在2014年推出14奈米FinFET，紧接着再花1年时间在2015年抢先进入10奈米世代，揭开晶圆代工产业竞争新局。

       格罗方德先进技术架构副总裁Subramani Kengeri表示，20及14奈米技术对晶圆代工产业有举足轻重的影响，因为20奈米首次使用双重曝光，而14奈米则率先转搭FinFET架构，因此格罗方德特别设计一连串可降低模具成本的制程方案，进而使两世代节点无缝接轨，加速半导体制程演进脚步。

       Kengeri更强调，格罗方德自尚未从超微(AMD)分拆时，就已投入FinFET基础研究，近10年来已累积庞大的专利阵容，目前正紧锣密鼓研拟第二代10奈米FinFET电晶体架构，以及相应的三重曝光技术，并已定义完成10奈米制程，预计2015年即可进入量产，可望领先业界在晶圆前后段制程均实现FinFET架构。此外，该公司近期也启动7奈米早期研发，将更进一步增强产品效能并缩减尺寸及功耗。

       Kengeri透露，格罗方德预计于2013年投入约45亿美元资本支出，并将于未来2年持续投资，以加速扩充14和10奈米FinFET制程产能，争取更高的晶圆代工市占率。

       因应格罗方德的猛烈攻势，台积电亦紧锣密鼓投入10奈米布局，避免在任何新技术节点的发展被对手超前。据悉，该公司与艾司摩尔(ASML)共同研发次世代极紫外光(EUV)微影技术，已进入收割阶段，可望在2017年用于10奈米晶圆，大幅提高吞吐量与生产效率，打造兼具效能和成本优势的商用制程。

       尽管格罗方德信誓旦旦将于2015年抢先发表10奈米FinFET制程，然而业界认为该制程节点将面对极为复杂的技术挑战，要在2015年正式量产将有一定的困难度。包括电晶体通道大幅微缩将影响电子移动性，须导入新的电晶体通道材料取代传统的矽方案；且电晶体密度大增亦将垫高电路布局(Layout)难度，牵动晶圆厂进行大幅度的设计规范(Design Rule)和制程设计套件(PDK)修改。

       为协助半导体产业跨越10奈米FinFET技术门槛，比利时微电子研究中心(IMEC)正快马加鞭研发下世代电晶体材料与电路互连技术，将以矽锗(SiGe)或三五族(III-V)材料替代矽方案，并透过奈米线(Nanowire)或石墨烯技术实现更细致的电路成型与布局。