FinFET工艺之后 晶体管技术何去何从？

　　大量的金钱和精力都花在探索FinFET工艺，它会持续多久和为什么要替代他们?

　　在近期内，从先进的芯片工艺路线图中看已经相当清楚。芯片会基于今天的FinFET工艺技术或者另一种FDSOI工艺的平面技术，有望可缩小到10nm节点。但是到7nm及以下时，目前的CMOS工艺路线图已经不十分清晰。

　　半导体业已经探索了一些下一代晶体管技术的候选者。例如在7nm时，采用高迁移率的FinFET，及用III-V族元素作沟道材料来提高电荷的迁移率。然后，到5nm时，可能会有两种技术，其中一种是环栅FET，和另一种是隧道FET(TFET)，它们在比较中有微弱的优势。原因都是因为最终CMOS器件的静电问题，一种是在沟道的四周围绕着栅极的结构。相比之下，TFETs是依赖陡峭的亚阈值斜率晶体管来降低功耗。

　　这场竞赛还远未结束。显然在芯片制造商之间可能已经达成以下共识：下一代器件的结构选择，包括III-V族的FinFET;环栅的FinFET;量子阱;硅纳米线;SOIFinFET和TFET等。

　　未来仍有很长的路要走。除此之外，还有另一条路可能采用一种垂直的芯片架构，如2.5D/3D堆叠芯片以及单片3DIC。

　　总之，英特尔，台积电和一些其他公司，它们均认为环栅技术可能会略占上风。Intel的Mayberry说，英特尔也正在研究它，这可能是能被每个人都能接受的工艺路线图。

　　芯片制造商可能需要开发一种以上的架构类型，因为没有一种单一的技术可为未来的应用是个理想的选择。Intel公司副总裁，元件技术和制造部主任MichaelMayberry说。这不可能是一个单一的答案，有许多不同的答案，将针对不同的细分市场。”

　　英特尔同样也对TFET技术表示出浓厚的兴趣，尽管其他人有不同的意见。最终的赢家和输家将取决于成本，可制造性和功能性。Mayberry说，例如，最为看好的是晶体管的栅极四周被碳纳米线包围起来，但是我们不知道怎样去实现它。所以这可能不是一个最佳的选择方案，它必须要能进行量产。

　　另一个问题是产业能否保持仍是每两年的工艺技术节点的节奏。随着越来越多的经济因素开始发挥作用，相信未来半导体业移动到下一代工艺节点的时间会减缓，甚至可能会不按70%的比例缩小，而延伸下一代的工艺节点。