-
D触发器组成定时器电路图
图中所示是用CMOS电路D触发器组成定时器线路,定时范围可以从一、二秒钟，实用性很强。图示线路中按一下启动按钮（N)以后，D触发器置位端S＝“1”，这时Q端输出为“1”，二极管反偏而截止，而Q端为“0
-
D触发器组成递增式显示控制电路图
递增显示也是将静态显示变为动态显示，它和交替式不同的是逐级递增。图中所示是用CMOS电路D触发器组成的递增式显示控制电路，图示线路当R复位后，所有触发器均均置“0”即
-
D触发器加“许可”信号电路图
从D触发器的真值表可知，当时钟脉冲CL="1"时，数据输入端D的状态会被“置放”入触发器中去，而与触发器原状无关。如果当时钟冲CL＝"1"，D端状态不旋转放入触
-
D触发器组成多音色电子琴电路图
乐器或其它某些乐器的碎音效果；分频器由D触发器组成，当K1置于2位时，D触发器将F6输出的类似双簧管音阶信号从CL端输入，经二分频后从Q端输出，这声音很象黑管；音频功放采用互补型，不赘述了。调整颤音振
-
4D触发器组成四选一电路图
图中所示是用CMOS四锁定D触发器组成的四选一判别电路。四选一判别电路即那个信号第一到达，且点亮指示灯，封锁所有其它信息，即其它信息来了，也是无效的。判别电路复位
-
D触发器组成无稳态电路图
迅速放电，为下一次充电做好准备。另外，Q端的高电平通过电阻R2向C2充电，使R端电位逐渐升高，经过T2=0.69R2C2时间，R端电位达到复位电平VDD/2，使触发器发生翻转，Q端变为高电平，Q端变为
-
D触发器组成模拟式电容容量测量电路图
当单稳态电路输出脉冲的幅度一定时，其输出脉冲电平的平均值只与脉冲的频率或宽度成正比。如果将单稳电路CP端触发脉冲的频率固定，那么输出脉冲电压的平均值就仅与脉冲宽度成
-
J-K触发器组成D触发器电路图
图中所示是用J-K触发器组成的D触发器电路。从J-K触发器的逻辑图已知在D触发器端增加了一些“门”形成两个输入端，因此将J端通过一个反相器和K端相连，而J端
-
J-K触发器组成T触发器电路图
图中所示是J-K触发器组成T触发器的电路和逻辑符号。将J端和K端连接，作为T端，它的功能是当T＝“1”，即J，K均等于“1”即是计数情况;当T＝“0”时，即J,K均等于“0”是保持工作状态，其表达式为
-
J-K触发器组成可逆计数器电路图
图中所示是J-K触发器组成可逆计数器电路。要求计数器能够在一定条件下，从加法计数改换成减法计数，也可以从减法计数变成加法计数，这种计数器叫可逆计数器。图示线路当可逆
-
J210触发器电路图
J210集成电路有两个相同的单稳态触发器，它由D触发器、门电路以及由PMQS和NMOS管构成的三态电路组成。图中所示是它的线路。CMOS电路J210单稳态触发器在固定电压情况下，可提供稳定的单脉冲。输
-
J210组成脉冲展宽电路图
图中所示是CMOS电路J210单稳态触发器组成的脉冲展宽电路。输出脉冲宽度TX受外接元件RX、CX的调节。TPD是输入到输出的传输延迟时间。如果输入是一群脉冲，而且当单稳态电路输出脉冲宽度TX大于输入
-
J210组成脉冲延迟电路图
图中所示是用J210组成脉冲延迟电路及波形。图示线路是由上升沿触发的线路，如要下降沿触发时，只要将第一个单稳电路的+TR接地，触发脉冲从一TR输入即可（一TR端与VDD处连接应断开）。图中延迟时间TX
-
J210组成占空比和频率可调的振荡器电路图
图中所示是用J210组成占空比和频率可调的多谐振荡器线路。它是将两个单稳电路连接起来，每当一个单稳脉冲结束，就促使下一级单稳的外接RX和CX元件来改变振荡频率，同时很容易得到占空比可变的振荡输出。它的
